专利名称：一种立体堆栈式封装结构的制作方法
技术领域：
本发明涉及一种立体堆栈式封装结构，特别是涉及一种将两元件以背对背方式进行接合而成的立体堆栈式封装结构。
背景技术：
电子构装(Electronic Packaging)也被称为电子封装，它的目的在赋予集成电路元件(IC)组织架构，使其能发挥既定的功能。以微电子产品的处理来看，电子封装属于产品后段的处理技术，因此构装常被认为只是集成电路处理技术的配角之一。事实上，电子封装技术主宰电子产品尺寸与成本，因此开发构装技术的重要性不亚于IC处理技术与其它的微电子相关处理技术。
依构装中组合的IC芯片数目，电子封装可区分为单芯片封装(Single ChipPackages，SCP)与多芯片封装(Multichip Packages，MCP)两大类；而多芯片封装也包括多芯片模块封装(Multichip Module，MCM)。为了达到小型化、低成本、高密度配线以及高功能化的产品需求，多芯片封装即立体堆栈式封装，已成为当前电子封装发展的主流，因此如何降低多芯片封装的成本以及简化封装处理也成为目前半导体业的研发目标。
其中，在美国专利第6359340号所揭露的具有堆栈芯片架构的多芯片模块(Multichip module having a stacked chip arrangement)，就是将一颗一颗的芯片堆栈于一基板之后，再利用打线的技术进行电性连接。虽然以目前发展成熟的打线技术进行电性连接可降低制作成本，但其封装完成的尺寸会比原本的芯片尺寸更大，因此，并不属于芯片尺寸封装。
此外，在美国专利第6611052号所揭露的堆栈式晶片级半导体封装(WAFER LEVEL STACKABLE SEMICONDUCTOR PACKAGE)，则是将每一个芯片堆栈于一基板上，而每一个芯片的表面都设计有相对应的凸块以构成电性导通。然而，此封装结构要在所有芯片堆积完成后才能进行电性测试，因此，若其中有任何一个芯片在堆栈过程中发生问题时，则整个堆栈完成的封装结构就无法使用，使成品率不稳定并造成生产上的困难。
发明内容
本发明所要解决的问题在于提供一种立体堆栈式封装结构。
为了实现上述目的，本发明提供了一种立体堆栈式封装结构，此封装结构主要将一第一元件与一个第二元件二者以背对背(back to back)的方式堆栈在一起，并利用线路重布技术(Redistribution Layer；RDL)将第一元件与第二元件上作为输入/输出埠的金属垫分别拉线到第一元件与第二元件的边缘处，并通过一导电柱使其上下电性导通，使第一元件与第二元件之间可进行信号的传递，之后，再通过第二元件上的导电凸块使其与印刷电路板进行信号的传递。
此第一元件与第二元件可为晶片对晶片的结合(Wafer to Wafer)、芯片对芯片的结合(Die to Die)或是芯片与晶片的结合(Die to Wafer)。
当第一元件与第二元件为芯片对芯片的堆栈时，此第一元件与第二元件可为相同功能的半导体元件或是不同功能的半导体元件，例如当第一元件与第二元件二者皆为内存元件堆栈在一起时，则单位面积内存储器元件的容量即可加倍；当第一元件与第二元件为内存元件与逻辑元件堆栈在一起时，则使每单位面积的封装结构发挥更大的效能。
本发明可将两颗芯片堆栈完成后的子模块先进行电性的测量，待封装后的各子模块分别测试完后，再进行各子模块的堆栈，如此一来，可避免现有技术中在所有芯片堆积完成后才能进行电性测试，而造成成品率降低的问题。当然也可以单独将一个子模块置放于印刷电路板使用。此外，封装完成后的大小与原先的芯片大小一样，并不会比原本的芯片尺寸更大。
在现有技术中，芯片与芯片间的堆栈多是用其中一个芯片的上表面去贴覆于另一个芯片的下表面，然而，在芯片的上表面处会因经过多道处理的制作而变得较不平坦，因此，在芯片进行研磨变薄，并使二者彼此贴覆时，容易产生不易完整接合与发生翘曲的现象，而影响芯片的接合可靠度。
本发明同样是先将芯片研磨变薄后，再进行二者的接合，不过，研磨完的芯片是以背对背的方式接合，因此，整个封装结构是属于一个对称的结构，且在研磨减薄晶片厚度的同时也产生了一个相当平整的接和界面，因此不会产生翘曲变形的问题，并且提高了芯片接合的可靠度，且易于生产。
若元件本身有散热问题时，此第一元件与第二元件间可利用金属材料进行接合，以利用金属较佳的热传导特性将热能带走，并搭配导热凸块的设置将有助于元件的散热。
此外，本发明不限于仅有两个元件的堆栈，也可将两个元件堆栈形成模块化结构(子模块)之后，再与其它元件或子模块相堆栈，而相邻元件与子模块间需有相对应的导电凸块进行电性连接即可。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图1为本发明立体堆栈式封装结构第一实施例的剖面图；图2A及图2B分别为第一实施例中第一元件与第二元件的上表面示意图；图3为本发明立体堆栈式封装结构第二实施例的剖面图；图4为本发明立体堆栈式封装结构第三实施例的剖面图；图5为本发明立体堆栈式封装结构第四实施例的剖面图；图6A及图6B分别为本发明立体堆栈式封装结构中的第一元件及第二元件的示意图；图7A至图7C及图8A至图8C分别为本发明第一实施例的第一元件与第二元件结合前的制作流程图；图9A至图9D为本发明立体堆栈式封装结构中的第一元件与第二元件结合后的制作流程图；图10A至图10G为制作本发明第一实施例的另一种处理的制作流程图。
其中，附图标记10第一元件；11第一上表面；111 第一金属垫；112 绝缘层；12第一下表面；121 开口；13第一线路重布层；
14第一保护层；15贯孔；16绝缘层；17金属层；20第二元件；21第二上表面；211 第二金属垫；212 绝缘层；22第二下表面；23第二线路重布层；24导电凸块；25导热凸块；26第二保护层；27金属层；30粘着层；31金属层；40导电柱；41沟槽；50印刷电路板；51导热垫；60第三元件；70第四元件；80封胶。
具体实施例方式
请参考图1所示，为本发明的立体堆栈式封装结构第一实施例的剖面图；请参考图2A及图2B所示，分别为第一实施例中第一元件10与第二元件20的上表面示意图。
此封装结构将一第一元件10与一第二元件20二者以背对背的方式堆栈在一起，并利用线路重布技术将第一元件10与第二元件20上作为输入/输出埠的金属垫拉到第一元件10与第二元件20的边缘处，并使其上下电性导通，之后，再通过第二元件20上的导电凸块24使其与印刷电路板50进行信号的传递。
而此第一元件10与第二元件20可为晶片对晶片的结合、芯片对芯片的结合、晶片对芯片的结合或是芯片对晶片的结合。
而此芯片可为一般半导体元件，例如动态随机存取内存(DynamicRandom Access Memory；DRAM)、同步动态随机存取内存(SynchronousDynamic RAM；SDRAM)、静态随机内存(Static Random Access Memory；SRAM)、可消除可程序只读存储器(Erasable & Programmable ROM；EPROM)、逻辑电路或是其它需要封装的半导体元件。
此外，第一元件10与第二元件20若为晶片对晶片的堆栈时，此第一元件10与第二元件20可为相同或是不同的半导体元件，例如第一元件10与第二元件20皆为内存元件，或是第一元件10为内存元件、第二元件20为逻辑元件...等，使用者可依据其不同的需求而进行相同元件或是不同元件的堆栈。
此封装结构的第一实施例主要包含有第一元件10、第二元件20及导电柱40。
此第一元件10包括有相对的第一上表面11及第一下表面12，而此第一上表面11上具有一个以上的第一金属垫111，以作为第一元件10的输入/输出埠。而每一个第一金属垫111再通过一第一线路重布层13拉到第一上表面11的边缘处。最后，在整个第一元件10的上表面处再沉积上一层第一保护层14，以保护整个第一元件10免于受损。而此第一保护层14选用绝缘材料制作。
此第二元件20同样包括有相对的第二上表面21及第二下表面22，而此第二下表面22通过一粘着层30连接于第一元件10的第一下表面12，使第一元件10堆栈于第二元件20之上。此粘着层30的材料可为高分子材料层、金属层或是其它无机材料层等。
此第二上表面21上同样具有一个以上的第二金属垫211，此第二金属垫211通过一第二线路重布层23拉线到第二上表面21的边缘。此外，每个第二金属垫211上分别具有一导电凸块24，使第一元件10与第二元件20与下方的印刷电路板50进行电性导通。而整个第二元件20的上表面处同样沉积上一层第二保护层26，以保护整个第二元件20免于受损。而此第二保护层26选用绝缘材料制作。
此导电柱40形成于第一元件10及第二元件20的边缘，使拉到第一元件10边缘的第一线路重布层13与拉到第二元件20边缘的第二线路重布层23构成电性连接，以形成堆栈式封装结构。
而本发明可将封装完成后的子模块分别测试完后，再进行二个子模块的堆栈，如此一来，可避免现有技术中在所有芯片堆积完成后才能进行电性测试，而造成成品率降低的问题。
请参考图3所示，为本发明的立体堆栈式封装结构第二实施例的剖面图，此第二实施例的封装结构大致上是与第一实施例雷同，不过，当第一元件10或是第二元件20本身有散热问题时，采用金属层31作为第一元件10与第二元件20间的粘着层30，而在第二元件20的第二上表面21上设置一些专作导热用的导热凸块25，并将此导热凸块25与印刷电路板50上的导热垫51相连接，如此一来，将有助于元件的散热。
请参考图4所示，为本发明的立体堆栈式封装结构第三实施例的剖面图，此第三实施例是在第一实施例的第一元件10上再堆栈另一个与第一元件10及第二元件20相同尺寸的第三元件60及第四元件70，如此一来，可增加每单位面积内元件的密度。
不过，在电路布局时需使第一元件10与第四元件70上用以导电的金属垫的位置相对应，再通过导热凸块25使二者构成电性连接即可。当然，此第三实施例不仅限于四个元件的堆栈，也可将六个元件、八个元件、十个元件...等进行堆栈，以形成立体堆栈式封装结构。
请参考图5所示，为本发明的立体堆栈式封装结构第四实施例的剖面图，此第四实施例大致上是与第三实施例雷同，不过，其第三元件60及第四元件70的尺寸小于第一元件10及第二元件20的尺寸，因此，本发明也可将不同尺寸或是不同功能的元件进行堆栈，以使每单位面积的封装结构发挥更大的效能。
而在导电凸块24与导热凸块25的地方也可点上封胶(underfill)80，以保护导电凸块24与导热凸块25免于受损。
请参考图7A至图7C及图8A至图8C所示，分别为本发明第一实施例的第一元件10与第二元件20结合前的制作流程图；请参考图9A至图9D所示，则是第一元件10与第二元件20结合后的制作流程图；此制作流程图分别对应于图6A及图6B中的第一元件10的I-I’区域及第二元件20的II-II’区域，而在此实施例中，此第一元件10与第二元件20皆为晶片，说明如下首先，如图7A所示，在第一元件10的第一上表面11上形成第一金属垫111，并于第一上表面11的边缘处形成导电柱40所在的沟槽41，接着，再长上一层绝缘层112，并裸露出第一金属垫111；如图8A所示，在第二元件20的第二上表面21上形成第二金属垫211，并同样于第二上表面21的边缘处形成导电柱40所在的沟槽41，接着，再长上一层绝缘层212，并裸露出第二金属垫211。
之后，如图7B所示，在第一元件10上利用电镀或是溅镀等方式形成第一线路重布层13及导电柱40，以将第一金属垫111拉到导电柱40，并沉积上第一保护层14；如图8B所示，在第二元件20上利用电镀或是溅镀等方式形成第二线路重布层23及导电柱40，以将第二金属垫211拉到导电柱40，并沉积上第二保护层26，但需在第二保护层26上预留导电凸块24的开口。
接着，如图7C所示，研磨第一元件10的背面，使其变薄且更为平坦，以露出导电柱40；同理，如图8C所示，研磨第二元件20的背面，使其变薄且更为平坦，以露出导电柱40。
然后，如图9A所示，利用一粘着材料使第一元件10的第一下表面12与第二元件20的第二下表面22背对背连接，而在第一元件10与第二元件20的导电柱40之处需使其电性连接。
接着，如图9B所示，在第二元件20上对应于第二金属垫211之处形成导电凸块24；之后，如图9C所示，进行晶片的切割，即可形成如图9D所示的堆栈式封装结构，不过，在图9D中所示为切割完成的芯片，即对应于图6A及图6B中的第一元件10的III-III’区域及第二元件20的IV-IV’区域。
请参考图10A至图10G所示，为制作本发明第一实施例的另一种处理的制作流程图。
首先，如图10A所示，将具有第一金属垫111的第一元件10磨薄，并制作出一贯孔15，以作为导电柱40的位置。
接着，如图10B所示，在第一元件10的表面上沉积一绝缘层16及一金属层17，此金属层17可依据各个不同元件的需求而选择性地制作；之后，如第10C图所示，于第一元件10上利用微影技术及蚀刻处理使第一元件10的第一上表面11对应于第一金属垫111及第一线路重布层13之处裸露，并使第一下表面12形成数个开口121，以防止电线短路。
而第二元件20也与第一元件10一样经过图10A至图10C的步骤处理。
接着，如图10D所示，将第一元件10与第二元件20背对背的接合，将第一元件10上的金属层17与第二元件20上的金属层27利用热压或其它方式接合在一起。而若第一元件10与第二元件20皆没有制作金属层时，则进行第一元件10与第二元件20表面的绝缘层的接合。
之后，如图10E所示，在贯孔15的位置填入金属，以作为导电柱40。
然后，如图10F所示，在第一元件10的第一上表面11上依序形成一第一线路重布层13及一第一保护层14；在第二元件20的第二上表面21上依序形成一第二线路重布层23及一第二保护层26，并在第二保护层26上预留数个开口121，以形成导电凸块24。
然后，如图10G所示，在第二元件20的第二保护层26的预留开口121处形成导电凸块24，即形成立体堆栈式封装结构。
当然，形成本发明的立体堆栈式封装结构有许多不同的处理，并不限于只能以上述两种处理制作。
本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种立体堆栈式封装结构，其特征在于，包含有一第一元件，其包括有相对之一第一上表面及一第一下表面，该第一上表面具有一个以上的第一金属垫，该第一金属垫通过一第一线路重布层连接至该第一上表面的边缘；一第二元件，其包括有相对之一第二上表面及一第二下表面，该第二下表面连接至该第一下表面，该第一元件堆栈于该第二元件之上，该第二上表面具有一个以上的第二金属垫，各该第二金属垫上分别具有一导电凸块，并且通过一第二线路重布层连接至该第二上表面的边缘；一导电柱，其形成于该第一元件及该第二元件的边缘，使该第一线路重布层及该第二线路重布层进行电性连接，形成堆栈式封装结构。
2.根据权利要求1所述的立体堆栈式封装结构，其特征在于，其中还包含有一第一保护层，该第一保护层设置于整个第一上表面之上。
3.根据权利要求1所述的立体堆栈式封装结构，其特征在于，其中还包含有一第二保护层，该第二保护层设置于整个第二上表面之上。
4.根据权利要求1所述的立体堆栈式封装结构，其特征在于，其中还包含一粘着层，该粘着层设置于该第一元件与该第二元件之间，使该第二下表面通过该粘着层连接于该第一下表面。
5.根据权利要求4所述的立体堆栈式封装结构，其特征在于，该粘着层的材料是选自由高分子材料、金属和/或无机材料所成组合之一。
6.根据权利要求1所述的立体堆栈式封装结构，其特征在于，其中该第二上表面还包括一个以上的导热凸块，以作为散热之用。
7.根据权利要求1所述的立体堆栈式封装结构，其特征在于，其中该第一元件与该第二元件均为晶片。
8.根据权利要求1所述的立体堆栈式封装结构，其特征在于，其中该第一元件与该第二元件均为芯片。
9.根据权利要求1所述的立体堆栈式封装结构，其特征在于，其中该第一元件为晶片，该第二元件为芯片。
10.根据权利要求1所述的立体堆栈式封装结构，其特征在于，其中该第一元件为芯片，该第二元件为晶片。
全文摘要
本发明公开了一种立体堆栈式封装结构，该立体堆栈式封装结构是将一第一元件与一第二元件二者以背对背的方式堆栈在一起，并利用线路重布技术将第一元件与第二元件表面的金属垫分别拉线到第一元件与第二元件的边缘处，并通过一导电柱使其上下电性导通，使第一元件与第二元件之间可进行信号的传递，之后，再通过第二元件上的导电凸块与印刷电路板进行信号的传递。
文档编号H01L23/00GK1741270SQ20041007435
公开日2006年3月1日 申请日期2004年9月10日 优先权日2004年8月26日
发明者张恕铭, 何宗哲 申请人:财团法人工业技术研究院