专利名称：半导体装置及其制造方法
技术领域：
本发明涉及半导体装置及其制造方法，尤其是，涉及半导体元件间的隔离构造。
背景技术：
作为对半导体元件之间进行隔离的元件隔离构造，例如STI(Shallow Trench Isolation浅沟槽隔离)等沟槽隔离已广为人知。现阶段，沟槽隔离一般由以下的工序形成。
(a)有选择地蚀刻硅衬底的元件隔离区域，形成沟槽。
(b)通过氧化硅衬底表面，从而在沟槽的内壁形成内壁氧化膜。
(c)向沟槽内埋入形成氧化膜后形成隔离氧化膜。
在半导体装置的制造工序中，形成沟槽隔离后，通常进行包含硅衬底的热氧化处理的工序。例如，在包含MOS(Metal Oxide Semiconductor金属氧化物半导体)晶体管的半导体装置的制造工序中，在硅衬底上形成沟槽隔离后，对该硅衬底的主表面进行热氧化，形成栅极氧化膜。进行形成沟槽隔离后的热氧化处理时，如果对沟槽内壁再进行氧化，则该部分的体积增大并在沟槽隔离的周围产生压缩应力。其结果，在由沟槽隔离规定的活性区域(元件形成区域)发生结晶缺陷，导致在该处形成的半导体元件的漏电流增大。上述工序(b)即是为了抑制该问题，在隔离氧化膜形成前对沟槽内壁预先进行氧化处理而设置的工序。
此外，还有通过对内壁氧化膜进行使用NO和NH3等气体的热氮化处理来导入氮的技术(即，使内壁氧化膜的一部分成为氮化氧化膜)。如果对内壁氧化膜导入氮，则在形成沟槽隔离后的热氧化处理中，可以抑制穿过隔离氧化膜的氧化剂同样穿过内壁氧化膜而到达硅衬底。即，在形成沟槽隔离后，进行沟槽内壁的氧化可以抑制体积的增大。向内壁氧化膜导入的氮量越多其效果越好。
对内壁氧化膜进行热氮化处理时，主要向内壁氧化膜与硅衬底的交界面附近等较深的位置导入氮。由此，氮被导入到内壁氧化膜下的硅衬底的表面。导入内壁氧化膜的氮量越多上述的效果越明显，但如果硅衬底表面被导入大量的氮，就会产生如下问题，即妨碍为了形成栅极氧化膜而对硅衬底表面进行氧化的进行，在栅极氧化膜的活性区域端(此后所示图1(b)及图2中的区域C)得不到所希望的氧化膜厚度(薄膜化)。另外，也会导致在硅衬底与栅极氧化膜的交界面形成了由氮所引起的能级(準位)的问题产生。由于这些问题会恶化栅极氧化膜的耐压和Qbd值(破坏电荷量)，引起纽结(kink)现象，从而成为半导体装置可靠性降低的主要原因。
另一方面，为了避免在氮化内壁氧化膜的同时导入氮到硅衬底表面，提出了利用游离基(ラジカル)氮化法仅在内壁氧化膜表面形成氮化氧化膜层的技术(如专利文献1)。
专利文献1特开2004-47599号公报如上所述，可以抑制越增加向内壁氧化膜导入的氮的量越容易发生沟槽内壁的氧化而导致的结晶缺陷，并抑制半导体元件的漏电流。该优点在追求半导体装置的微小化及低功耗化的近些年尤为重要。然而，导入至硅衬底的氮成为半导体元件可靠性恶化的主要因素。即，向内壁氧化膜导入氮，在抑制结晶缺陷和提高可靠性方面存在着二律背反的矛盾关系。此外，在上述专利文献1的方法中，在形成隔离氧化膜后的氧化量较大的情况下，抑制氧化剂到达衬底的效果不充分。
发明内容
本发明是为了解决以上的课题而提出的，其目的在于，提供一种可抑制具有沟槽隔离构造的半导体装置的可靠性的恶化，同时向沟槽内的内壁氧化膜导入大量氮的半导体装置及其制造方法。
本发明第1方面的半导体制造方法，包括在半导体衬底上形成沟槽的工序、对上述沟槽内壁进行氧化而形成内壁氧化膜的工序、向上述内壁氧化膜导入氮的工序、以及向上述沟槽内埋入形成隔离绝缘膜的工序，上述氮导入工序包括向上述内壁氧化膜的较深位置导入氮的第1导入工序、和向上述内壁氧化膜的较浅位置导入氮的第2导入工序。
本发明第2方面的半导体装置的制造方法，包括在半导体衬底上形成沟槽的工序、向上述沟槽内壁导入氮的第1导入工序、对被导入了上述氮的上述沟槽的内壁进行氧化而形成内壁氧化膜的工序、向上述内壁氧化膜导入氮的第2导入工序、和向上述沟槽内埋入形成隔离绝缘膜的工序。
本发明第3方面的半导体装置，包括在半导体衬底上形成的沟槽、在上述沟槽内壁形成的内壁氧化膜、和埋入到上述沟槽内的隔离绝缘膜，上述内壁氧化膜的至少一部分含有氮，并且沿上述内壁氧化膜的厚度方向的上述氮的浓度分布具有两个峰值。
本发明第4方面的半导体装置，包括在半导体衬底上形成的沟槽、在上述沟槽内壁形成的内壁氧化膜、和埋入到上述沟槽内的隔离绝缘膜，上述内壁氧化膜的各部分均含有氮，上述内壁氧化膜内的上述氮的浓度分布在上述内壁氧化膜的表面附近具有峰值。
本发明第5方面的半导体装置，包括在半导体衬底上形成的沟槽、沿上述沟槽内壁形成的第1氮化层、从上述第1氮化层至上述沟槽内侧形成的第2氮化层、和埋入到上述沟槽内的隔离绝缘膜。
根据本发明，可以向内壁氧化膜导入比以前多的氮。因此，可以抑制在形成隔离氧化膜后的热氧化处理中(例如，在半导体衬底上表面形成栅极氧化膜)进行对沟槽内壁的氧化，可以防止体积的增大，并能够抑制在形成半导体元件的活性区域中产生结晶缺陷。
图1表示本发明的实施方式1涉及的半导体装置构造的剖面图。
图2表示本发明的实施方式1涉及的半导体装置构造的俯视图。
图3表示本发明的实施方式1涉及的半导体装置的制造方法的工序图。
图4表示本发明的实施方式1涉及的半导体装置的制造方法的工序图。
图5表示本发明的实施方式1涉及的半导体装置的制造方法的工序图。
图6表示本发明的实施方式1涉及的半导体装置的制造方法的工序图。
图7说明本发明的效果的图表图8表示本发明的实施方式3涉及的半导体装置构造的剖面图。
图9表示本发明的实施方式3涉及的半导体装置的制造方法的工序图。
图10表示本发明的实施方式3涉及的半导体装置的制造方法的工序图。
具体实施例方式
实施方式1图1和图2为本发明的实施方式所涉及的半导体装置构造的示意图。图1(a)、(b)都是MOS晶体管的剖面图，图2为其俯视图。另外，图1(a)对应沿图2所示的A-A线的剖面(即栅极长度方向的剖面)，图1(b)对应沿B-B线的剖面(即栅极宽度方向的剖面)。而且这些图中对同一要素附加同一符号。
如图1(a)、(b)所示，在硅衬底1上形成由栅极氧化膜101、栅电极102、侧壁103及源/漏极区域104构成的MOS晶体管。形成该MOS晶体管的活性区域(元件形成区域)依据具有形成在元件隔离区域的沟槽2及埋入到此处的隔离氧化膜4的沟槽隔离进行规定。
在沟槽2的内壁形成内壁氧化膜3。向内壁氧化膜3与硅衬底1的交界面附近以及与隔离氧化膜4的交界面附近导入氮，并分别形成第1氮化层3a以及第2氮化层3b。即，沿内壁氧化膜3厚度方向的氮的浓度分布具有位于与硅衬底1的交界面附近的较深位置的第1峰值、和位于与隔离氧化膜4的交界面附近的较浅位置的第2峰值。最好第1峰值比第2峰值低(详细内容参照后述)。而且在本说明书中，包括内壁氧化膜中含有氮的层，都称为“内壁氧化膜”。
图3～图6为图1的半导体装置之形成方法的示意图。以下基于这些图对本实施方式所涉及的半导体装置的制造方法进行说明。
首先，与现有的沟槽隔离的形成工序一样，在硅衬底1上顺次形成氧化硅膜200及氮化硅膜201，以形成隔离氧化膜4的元件隔离区域的上方开口的方式进行构图。通过以构图后的氧化硅膜200及氮化硅膜201为掩膜进行刻蚀，在硅衬底1的元件隔离区域形成沟槽2，其后，通过对包括该沟槽2的内壁之硅衬底1的表面进行氧化，从而形成内壁氧化膜3(图3)。而且，在本说明书中，包括内壁氧化膜中含有氮的层，都称为“内壁氧化膜”。
然后，通过使用了含氮气体的热氮化法，对内壁氧化膜3进行氮化。热氮化法中可以使用的气体公知的有，例如NO气体、N2O气体、NH3气体等。尤其在使用NO气体及N2O气体对硅衬底上的氧化膜进行氮化时，氮化主要在氧化膜与硅衬底的交界面处进行。本实施方式中，通过使用该NO气体及N2O气体，在内壁氧化膜3与硅衬底1的交界面附近形成第1氮化层3a(图4)。即，在该工序中，在内壁氧化膜3内的较深位置形成氮浓度的第1峰值。
但是，如果像上述那样向内壁氧化膜3和隔离氧化膜4的交界面附近导入大量氮，就会产生在栅极氧化膜101的活性区域端(图1(b)及图2中符号C表示的部分)产生薄膜化的问题以及在栅极氧化膜101与硅衬底1的交界面处形成由氮引起的能级的问题，因此，该热氮化法中导入的氮量有必要限制在不妨碍MOS晶体管特性的程度。
继而，根据使用了氮的游离基种(ラジカル種)的游离基氮法(ラジカル窒素法)，对内壁氧化膜3进一步进行氮化。公知的氮的游离基种的生成方法有利用等离子体的方法。为了与其他的原子或分子直接形成化学键，游离基种在表面处的反应性很高。因此，在内壁氧化膜3的表面形成第2氮化层3b(图5)。即，通过该工序，在内壁氧化膜3内的较浅位置形成氮浓度的第2峰值。
在内壁氧化膜3的表面(图1的内壁氧化膜3与隔离氧化膜4的交界面)附近，即使导入大量的氮，也不会相应地产生上述薄膜化的问题以及形成由氮所引起的能级的问题，因此，该游离基氮法中，没有必要限制导入氮的量。
这样，向内壁氧化膜3导入氮的工序就由向内壁氧化膜3的较深位置导入氮的第1导入工序和向比上述位置浅的位置导入氮的第2导入工序构成。而且，使第1导入工序中向内壁氧化膜3导入的氮的量比第2导入工序中导入的量少。其结果，内壁氧化膜3内氮的浓度分布为较深位置的第1峰值比相对较浅位置的第2峰值低。
之后，向包括沟槽2内部的硅衬底1的整个面堆积氧化硅膜，通过用刻蚀或CMP法除去沟槽2内部以外的剩余部分，向该沟槽2内部埋入形成隔离氧化膜4。进而，除去氮化硅膜201和氧化硅膜200并露出硅衬底1的主表面(图6)。
然后，对露出的硅衬底1的上表面进行热氧化形成氧化硅膜，通过在其上堆积多晶硅等电极材料并使之构图，从而形成栅极氧化膜101和栅电极102。进而，在栅电极102的侧面形成侧壁103，通过离子注入在硅衬底1内形成源/漏极区域104。据此，如图1所示，在硅衬底1的活性区域形成MOS晶体管。
根据本实施方式，借助于向内壁氧化膜3的较深位置导入氮的第1导入工序和向相对较浅位置导入氮的第2导入工序来进行向内壁氧化膜3导入氮的工序，因而可以向内壁氧化膜3导入比现有方法多的氮。由此，在此后的热氧化处理(栅极氧化膜101的形成)时可以抑制氧化剂到达衬底，并抑制沟槽2的内壁发生氧化。从而，可以防止体积的增大，抑制在活性区域发生结晶缺陷。
另外，在上述第1导入工序中，由于将导入到内壁氧化膜3与隔离氧化膜4的交界面附近的氮的量控制得很低，所以栅极氧化膜形成时的硅衬底1上表面的活性区域端的残留氮量变少。从而可以解决栅极氧化膜101的活性区域端(图1(b)及图2中符号C表示的部分)的薄膜化问题，而且可以解决在栅极氧化膜101与硅衬底1的交界面形成起因于氮的能级问题。另一方面，在第2导入工序中，没有必要限制向内壁氧化膜3的表面导入的氮的量，量越多越能得到上述效果。即，基于本实施方式，可防止向内壁氧化膜3与隔离氧化膜4的交界面附近导入过度的氮并保持半导体装置的可靠性，同时能够抑制因向内壁氧化膜3导入大量的氮而造成在活性区域发生结晶缺陷。
图7为表示用于说明本发明效果的实验结果的图表。该实验中，首先在硅衬底的表面形成作为样本的氧化膜，并向其导入规定量的氮。然后通过热氧化对该氧化膜进行再氧化处理，观察其前后的氧化膜厚度的变化量。氧化膜厚度的测定采用光学膜厚测定器进行。图表的横轴表示再氧化处理中监视晶片的硅衬底被氧化的氧化膜厚(再氧化膜厚)，纵轴表示该再氧化处理前后的氧化膜的厚度差。实验分别对下述氧化膜进行仅实施了导入较少量氮的热氮化(热氮化A)的氧化膜(氧化膜A)、仅施行了导入较多量的氮的热氮化(热氮化B)的氧化膜(氧化膜B)、以及在上述热氮化A的基础上增加施行了游离基氮化的氧化膜(氧化膜C)。
如图7的图表所示，氧化膜B与氧化膜A相比，能够抑制由于再氧化处理引起的氧化膜厚度的增加。另外，由于在游离基氮化中在氧化膜的表面形成氮化层，故在氧化膜C与硅衬底的交界面仅导入与氧化膜A的情况同程度(比氧化膜B的情形少)的氮量，但在氧化膜C中能够得到与氧化膜B同等的结果。也就是说，即使限制导入至氧化膜与硅衬底的交界面的氮，如果像本发明这样向氧化膜表面也导入氮，则会取得更好地抑制再氧化处理中氧化膜的体积增大的效果。据此，可知，本发明能够获得上述效果。
在本实施方式中，在向内壁氧化膜3导入氮的工序中，第1导入工序是在第2导入工序之前进行的。但无论哪一导入工序先进行都可得到同样的效果。
而且，第1导入工序中，通过进行使用NO气体和N2O气体的热氮化处理，在内壁氧化膜3与硅衬底1的交界面附近形成了氮浓度的峰值(第1峰值)，但该峰值并不一定在内壁氧化膜3与硅衬底1的交界面附近。例如，第1导入工序也可以使用NH3气体进行热氮化处理。使用NH3时，氮化不仅发生在内壁氧化膜3与硅衬底1的交界面附近，也发生在内壁氧化膜3的内部，所以氮浓度的峰值也可在内壁氧化膜3的中央附近。
另外，在第2导入工序中，通过进行游离基氮化处理，从而在内壁氧化膜3的表面部形成氮浓度的峰值(第2峰值)，但该峰值并不是必须形成于内壁氧化膜3的表面部，在比第1导入工序浅的位置形成亦可。
即，只要分别形成在第1导入工序及第2导入工序中的氮浓度峰值的位置中的至少一个与内壁氧化膜3及硅衬底1的交界面不重合就可以得到本发明的效果。另外，第1和第2导入工序中的氮的导入方法不仅限于热氮化法和游离基氮化法，例如可以使用采用了离子种(ィオン種)的方法等。
实施方式2在本发明涉及的半导体装置的制造方法中，2次进行向形成内壁氧化膜3的沟槽2的内壁导入氮的工序。例如，在实施方式1中，首先在沟槽2的内壁形成内壁氧化膜3，之后，进行导入氮的2道工序(向较深位置导入氮的第1导入工序和向较浅位置导入氮的第2导入工序)。
但是，本发明中并不是必须在内壁氧化膜3的形成工序后进行导入氮的2道工序。在实施方式2中，在形成内壁氧化膜3之前进行第1及第2导入工序中的任一工序。
即，在本实施方式的半导体装置的制造方法中，首先进行向(内壁氧化膜3形成前的)沟槽2的内壁导入氮并形成氮化膜的第1导入工序。然后，进行对导入氮的沟槽2的内壁进行氧化后形成内壁氧化膜3的工序。然后，进行向形成了内壁氧化膜3的沟槽2的内壁再度导入氮的第2导入工序。
如此，当按照第1导入工序、内壁氧化膜3的形成工序、第2导入工序的顺序进行时，通过第1导入工序向沟槽2的内壁导入的氮在其后形成内壁氧化膜3的过程中，向整个该内壁氧化膜3扩散，从内壁氧化膜3的表面侧向与硅衬底1的交界面侧氮的浓度渐渐降低。因此，第1导入工序中氮的导入深度几乎不依赖于内壁氧化膜3内的氮的最终浓度分布。因而，第1导入工序中使用的方法可以为热氮化法，游离基氮化法、使用离子种的方法等方法中任一种。
另一方面，为了防止向内壁氧化膜3与硅衬底1的交界面附近导入大量的氮而采用游离基氮化法作为第2导入工序中使用的方法。此时，第2导入工序中导入的氮被导入至内壁氧化膜3的表面附近，因此，其结果为，内壁氧化膜3内氮的浓度分布在沟槽内壁的表面附近具有峰值。
所以，本实施方式中导入至内壁氧化膜3的氮向内壁氧化膜3的整个内部扩散，并且，内壁氧化膜3的表面附近的浓度很高。即，与实施方式1一样，可以向内壁氧化膜3导入比现有更多的氮，而且，可以将导入到内壁氧化膜3与隔离氧化膜4的交界面附近的氮的量控制得很低。因此，在本实施方式中，也可得到与实施方式1同样的效果。
此外，在本实施方式中，在第1导入工序中导入的氮向整个内壁氧化膜3扩散，在内壁氧化膜3与硅衬底的交界面附近不形成峰值，所以对于抑制栅电极的薄膜化的问题，可以期望得到比实施方式1更好的效果。
另外，如上所述，本实施方式中的第2导入工序最好采用游离基氮化法，但也可以采用热氮化法或使用离子种的方法等。由于第1导入工序中导入的氮向整个内壁氧化膜3扩散，所以第2导入工序中需要导入的氮的量最好比现有的只导入一次氮的导入方法少，其原因是，例如即使在第2导入工序使用热氮化法，也可以抑制栅电极的活性区域端的薄膜化的问题及形成起因于氮的能级的问题。
实施方式3本实施方式中，以下表示本发明的应用效果的具体例。
图8为实施方式3所涉及的半导体装置构造的示意图，表示闪存装置的存储单元区域及周边电路区域的剖面。更具体地说，图8的左半部分表示存储单元区域的晶体管(以下称存储晶体管)的栅极宽度方向的剖面，右半部分表示周边电路的晶体管(以下称“周边晶体管”)的栅极宽度方向的剖面。
如图8所示，在该半导体装置的存储单元区域及周边电路区域，形成与实施方式1(参考图1)所示同样的元件隔离构造。即，形成于硅衬底1的沟槽2内形成了规定活性区域的隔离氧化膜4，在该沟槽2的内壁形成了包含第1氮化层3a及第2氮化层3b的内壁氧化膜3。以下，在图8中由隔离氧化膜4规定的活性区域内，称存储单元区域为第1活性区域，周边电路区域为第2活性区域。
如图8所示，存储晶体管包括在第1活性区域的上面形成的隧道氧化膜301(第1栅极氧化膜)，在该隧道氧化膜301上有浮栅302(第1栅电极)、ONO(氧化物-氮化物-氧化物)膜303及控制栅极304，即所说的叠栅晶体管(Stacked Gate transistor)。
另一方面，周边晶体管包含比存储晶体管的隧道氧化膜301厚的栅极氧化膜401及在其上形成的栅电极402(第2栅电极)。栅极氧化膜401为获得高耐压而比存储晶体管的隧道氧化膜301厚。
图9及图10为本实施方式所涉及的半导体装置的制造方法的说明图。同图中，对与图8所示的同一要素附加同一符号。
首先通过与实施方式1同样的方法形成包含第1氮化层3a及第2氮化层3b的内壁氧化膜3和隔离氧化膜4，基于此，分别在存储单元区域及周边电路区域形成第1活性区域和第2活性区域。
然后，在包含第1及第2活性区域上表面的整个表面形成作为隧道氧化膜301的氧化硅膜(以下称“第一氧化膜”)，在其上堆积作为浮栅302的例如多晶硅膜(以下称“第1导电膜”)。接着，对第1活性区域的第1氧化膜及第1导电膜进行构图，并在第一活性区域上形成浮栅302，在其上形成ONO膜303(图9)。如图9所示，在此阶段，并未在周边电路区域的第2活性区域上构图第1氧化膜和第1导电膜而残存下来。
继而，形成仅覆盖包含第1活性区域的存储单元区域的抗蚀剂层305，并以此为掩膜除去在第2活性区域形成的上述第1氧化膜及第1导电膜(图10)。
然后，除去抗蚀剂层305后，在第2活性区域上形成成为周边晶体管的栅极氧化膜401的氧化硅膜(以下称“第2氧化膜”)。该第2氧化膜比第1氧化膜(隧道氧化膜301)厚。接下来，通过在整个表面上形成例如多晶硅膜(以下称“第2导电膜”)后构图，从而形成存储晶体管的控制栅极304及周边晶体管的栅电极402。此后，通过规定的离子注入工艺形成存储晶体管及周边晶体管的源漏极(图中未示出)，从而形成具有图8所示构造的闪存单元及周边电路。
如上所述，在本实施方式所涉及的闪存装置的制造方法中，形成周边晶体管的第2活性区域的上表面在隔离氧化膜4形成后施行2次氧化工序(第1氧化膜的形成工序和第2氧化膜的形成工序)。另外，如上所述，为了周边晶体管的高耐压化，由第2氧化膜形成的栅极氧化膜401需要形成得比隧道氧化膜302(第1氧化膜)厚。
即，在该闪存装置的制造工序中，形成隔离氧化膜4后的第2活性区域的氧化量非常高。此时，特别有必要充分抑制氧化剂通过隔离氧化膜4及内壁氧化膜3到达硅衬底1。原因是，如果不是这样，就会进行对第2活性区域周围的沟槽2的内壁进行氧化，在该第2活性区域产生压缩应力，从而发生结晶缺陷，引起漏电流的增大。在如上所述的现有的方法中，在隔离氧化膜形成后氧化量较大的情况下，抑制氧化剂到达衬底的效果很不充分。
如实施方式1中所说明的那样，根据本发明，在内壁氧化膜3上形成第1氮化层3a和第2氮化层3b，会比现有的方法导入更多的氮。据此，如本实施方式的闪存装置的制造方法那样，在第2活性区域的氧化量较高的情况下，也能充分抑制氧化剂到达衬底1。
另外，由于本发明将导入至内壁氧化膜3与硅衬底1的交界面附近的氮的量控制得很低，故硅衬底1上表面的第1及第2活性区域端的残留氮很少。因此，可以解决隧道氧化膜301及栅极氧化膜401的活性区域端的薄膜化问题，而且，由于在隧道氧化膜301及栅极氧化膜401与硅衬底的交界面不容易形成起固于氮的能级，由此可以抑制闪存装置的动作可靠性的恶化。尤其是在闪存装置中，隧道氧化膜301的可靠性对器件的电气特性很重要，应用本发明很有效。
再者，在本实施方式中，内壁氧化膜3及隔离氧化膜4是按照与实施方式1同样的形成方法来说明的，但很明显，以实施方式2的方法形成亦可。
权利要求
1.一种半导体装置的制造方法，包括在半导体衬底上形成沟槽的工序、对所述沟槽的内壁进行氧化后形成内壁氧化膜的工序、向所述内壁氧化膜导入氮的工序、以及在所述沟槽内埋入形成隔离绝缘膜的工序，其特征在于所述导入氮的工序包括向所述内壁氧化膜的较深位置导入氮的第1导入工序、和向所述内壁氧化膜的较浅位置导入氮的第2导入工序。
2.如权利要求1记载的半导体装置的制造方法，其特征在于所述第1导入工序是通过使用了含氮气体的热氮化法对所述内壁氧化膜与所述半导体衬底的交界面附近进行氮化的工序，所述第2导入工序是通过使用了氮的游离基种的游离基氮化法对所述内壁氧化膜进行氮化的工序。
3.如权利要求1或权利要求2记载的半导体装置的制造方法，其特征在于，还包括对由所述隔离绝缘膜规定的第1和第2活性区域上表面进行氧化后形成第1硅绝缘膜的工序；以及除去所述第2活性区域上表面的所述第1硅绝缘膜，然后，对该第2活性区域上表面进行氧化后形成第2硅绝缘膜的工序。
4.如权利要求1或权利要求2记载的半导体装置的制造方法，其特征在于，还包括对由所述隔离绝缘膜规定的第1和第2活性区域上表面进行氧化后形成第1硅绝缘膜，并在其上堆积第1导电膜的工序；通过对所述第1活性区域的所述第1导电膜进行构图，从而在该第1活性区域上形成第1栅电极的工序；在形成所述第1栅电极后形成覆盖所述第1活性区域的抗蚀剂层，并以此为掩膜除去所述第2活性区域上的所述第1硅绝缘膜和所述第1导电膜的工序；对所述第2活性区域上表面进行氧化后形成第2硅绝缘膜，并在其上堆积第2导电膜的工序；以及通过对所述第2活性区域的所述第2导电膜进行构图，从而在该第2活性区域上形成第2栅电极的工序。
5.一种半导体装置的制造方法，其特征在于，包括在半导体衬底上形成沟槽的工序；向所述沟槽内壁导入氮的第1导入工序；对导入氮的所述沟槽内壁进行氧化后形成内壁氧化膜的工序；向所述内壁氧化膜导入氮的第2导入工序；向所述沟槽内埋入形成隔离绝缘膜的工序。
6.如权利要求5记载的半导体装置的制造方法，其特征在于所述第1导入工序是通过使用了含氮气体的热氮化法或者使用了氮的游离基种的游离基氮化法对所述沟槽内壁进行氮化的工序，所述第2导入工序是通过使用了氮的游离基种的游离基氮化法对所述内壁氧化膜进行氮化的工序。
7.如权利要求5或权利要求6记载的半导体装置的制造方法，其特征在于，包括对由所述隔离绝缘膜规定的第1和第2活性区域上表面进行氧化后形成第1硅绝缘膜的工序；除去所述第2活性区域上表面的所述第1硅绝缘膜，然后，对该第2活性区域上表面进行氧化后形成第2硅绝缘膜的工序。
8.如权利要求5或权利要求6记载的半导体装置的制造方法，其特征在于，包括对由所述隔离绝缘膜规定的第1和第2活性区域上表面进行氧化后形成第1硅绝缘膜，并在其上堆积第1导电膜的工序；通过对所述第1活性区域的所述第1导电膜进行构图，从而在该第1活性区域上形成第1栅电极的工序；在形成所述第1栅电极后形成覆盖第1活性区域的抗蚀剂层，并以此为掩膜除去所述第2活性区域上的所述第1硅绝缘膜和所述第1导电膜的工序；对所述第2活性区域上表面进行氧化后形成第2硅绝缘膜，并在其上堆积第2导电膜的工序；以及通过对所述第2活性区域的所述第2导电膜进行构图，从而在该第2活性区域上形成第2栅电极的工序。
9.一种半导体装置，其特征在于，包括在半导体衬底上形成的沟槽；在所述沟槽内壁形成的内壁氧化膜；以及埋入到所述沟槽内的隔离绝缘膜，所述内壁氧化膜的至少一部分包含氮，沿所述内壁氧化膜的厚度方向的所述氮的浓度分布具有2个峰值。
10.如权利要求9记载的半导体装置，其特征在于，包括所述半导体衬底上的、由所述隔离绝缘膜规定的第1和第2活性区域；包含形成于所述第1活性区域上表面的第1栅极氧化膜的第1晶体管；以及包含形成于所述第2活性区域上表面且厚度与所述第1栅极氧化膜不同的第2栅极氧化膜的第2晶体管。
11.一种半导体装置，其特征在于，包括在半导体衬底上形成的沟槽；在所述沟槽内壁形成的内壁氧化膜；埋入到所述沟槽内的隔离绝缘膜，所述内壁氧化膜的各部分均含有氮，所述内壁氧化膜内的所述氮的浓度分布在所述内壁氧化膜的表面附近具有峰值。
12.如权利要求11记载的半导体装置，其特征在于，包括所述半导体衬底上的、由所述隔离绝缘膜规定的第1和第2活性区域；包含形成于所述第1活性区域上表面的第1栅极氧化膜的第1晶体管；包含形成于所述第2活性区域上表面且厚度与所述第1栅极氧化膜不同的第2栅极氧化膜的第2晶体管。
13.一种半导体装置，其特征在于，包括在半导体衬底上形成的沟槽；沿所述沟槽内壁形成的第1氮化层；从所述第1氮化层至所述沟槽内侧形成的第2氮化层；以及埋入到所述沟槽内的隔离绝缘膜。
14.如权利要求13记载的半导体装置，其特征在于，包括所述半导体衬底上的、由所述隔离绝缘膜规定的第1和第2活性区域；包含形成于所述第1活性区域上表面的第1栅极氧化膜的第1晶体管；以及包含形成于所述第2活性区域上表面且厚度与所述第1栅极氧化膜不同的第2栅极氧化膜的第2晶体管。
全文摘要
本发明装置一方面抑制半导体装置可靠性的恶化，同时向沟槽内的内壁氧化膜导入大量的氮。其解决方法为对形成于硅衬底(1)的元件隔离区域的沟槽(2)的内壁进行氧化，形成内壁氧化膜(3)。对该内壁氧化膜(3)进行热氮化处理和游离基氮化处理这两种氮化处理。通过热氮化处理，在内壁氧化膜(3)和硅衬底(1)的交界面附近形成第1氮化层(3a)，通过游离基氮化法在内壁氧化膜(3)的表面形成第2氮化层(3b)。在上述热氮化处理中，将导入的氮量控制在形成于活性区域的半导体元件的可靠性不发生的程度。
文档编号H01L21/70GK1707770SQ20051007614
公开日2005年12月14日 申请日期2005年6月7日 优先权日2004年6月7日
发明者丸山祥辉, 金冈龙范, 植西俊哉 申请人:株式会社瑞萨科技