专利名称：半导体装置及半导体装置的制造方法
技术领域：
本发明涉及半导体装置，具体地说，涉及IGBT(绝缘栅双极晶体管Insulated Gate Bipolar Transistor)。
背景技术：
近年，作为升降机或泵等使用的电力变换电路，AC矩阵式变换器备受注目。AC矩阵式变换器中使用双向开关，作为该双向开关，可由2个IGBT反并联构成。双向开关中使用的IGBT具有双向耐压(以下，双向耐压的IGBT称为「逆耐压IGBT」。)。
由AC矩阵式变换器中使用的IGBT构成的双向开关中，一个逆耐压IGBT在导通状态下电流流过期间，另一个逆耐压IGBT若导通，则进行将电流整流到负载的动作。其相当于从逆变器控制方式中的自由旋转二极管将电流整流到负载的动作。与自由旋转二极管同样，AC矩阵式变换器中使用的逆耐压IGBT也流过逆回复电流(恢复电流)。由于逆耐压IGBT的p+集电极区的厚度大且为高杂质浓度，逆耐压IGBT中的恢复电流导致的损失(恢复损失)非常大。抑制该恢复损失的逆耐压IGBT有例如专利文献1(特开2002-319676公报)的发明。
但是，专利文献1的逆耐压IGBT虽然抑制恢复损失，但是耐压低。这是因为使形成p+集电极区时注入的杂质激活的温度不充分(若提高激活的温度则n+发射极区和发射极的接触电阻增大，因而设定得较低)，因此，杂质注入等时产生的缺陷残留，该缺陷的区域达到耗尽区时流过高泄漏电流，耐压降低。
发明内容
因而，本发明目的是提供，可抑制恢复损失且具备高耐压的半导体装置及其制造方法。
本发明的半导体装置，其特征在于，具备(a)具有表面和背面的第1导电型的半导体基板；(b)绝缘栅极型晶体管，具备上述表面形成的第1导电型的发射极区；上述表面形成的第2导电型的基极区；上述表面上，隔着绝缘膜与上述基极区相对的栅极；上述表面上与上述发射极区连接的发射极；(c)上述背面形成的第2导电型的集电极区；(d)上述背面上与上述集电极区相对设置的集电极；(e)上述表面和上述背面间与上述集电极区共同包围绝缘型晶体管的第2导电型的分离区，上述表面和上述背面的相对方向相关的上述集电极区的厚度在17～50微米的范围内。
根据本发明，令集电极区的厚度为17～50微米，从而，半导体装置可抑制恢复损失且具备高耐压。
本发明的半导体装置的截面图。
本发明的半导体装置的制作方法的示意图。
集电极区的厚度和逆耐压的关系图。
集电极区的厚度和恢复损失的关系图。
本发明的半导体装置的杂质浓度的示意图。
10半导体装置12半导体基板
14表面16基极区18发射极区20栅极绝缘膜22栅极26发射极28绝缘栅极型晶体管30背面32分离区34集电极区38集电极具体实施方式
图1是本发明一实施例的半导体装置的部分截面图。半导体装置10，在n型(第1导电型)半导体基板12的表面14具有p(第2导电型)基极区16，在p基极区16内具有n+(第1导电型)发射极区18。另外，在n+发射极区18和半导体基板12之间的p基极区16的部分上具有隔着栅极氧化膜20形成的栅极22。而且，具有由层间绝缘膜24绝缘地在栅极22上形成，并同时在n+发射极区18上形成的发射极26。通过以上的构成，形成绝缘栅极型晶体管28。另外，图中为了简化，仅仅显示了2个(2个单位)p基极区16相关的绝缘栅极型晶体管的部分，但是实际有多个单位的p基极区，形成包含多个单位的p基极区的绝缘栅极型晶体管。
另外，半导体装置10具有从表面14向背面30形成的p+(第2导电型)分离区32和背面30形成的p+(第2导电型)集电极区34。绝缘栅极型晶体管28由p+分离区32和p+集电极区34包围。另外，p基极区16、p+分离区32、p+集电极区34以外的区域是n-漂移区36。而且，半导体装置10具有p+集电极区34上形成的集电极38。
说明半导体装置10的动作。与发射极26的电位相比，集电极38的电位较高的场合(顺偏置场合)，栅极22若施加正极性的电压，则在栅极22相对的p基极区16的部分形成沟道，n+发射极区18和n-漂移区36导通。从而，发射极26和集电极38间流过电流。
接着，说明半导体装置的耐压。集电极38的电位是比发射极26高的电位的场合(顺偏置场合)，通过从p基极区16和n-漂移区36的pn结向n-漂移区36延伸耗尽区，达成耐压。
另一方面，集电极38的电位是比发射极26低的电位的场合(逆偏置场合)，通过从p+集电极区34、p+分离区32和n-漂移区36的pn结向n-漂移区36、p+集电极区34、p+分离区32延伸耗尽区，达成耐压。
这里参照图2说明本实施例的半导体装置的作成方法。首先，如图2(a)所示，在n型半导体基板12的整个背面30扩散形成p+区40的同时，扩散形成p+分离区32(以同一工序形成)。这里所说的扩散形成是指，p型杂质附着在半导体基板的表面，通过热扩散在半导体基板12内形成杂质浓度高的区域。或是指，通过离子注入将p型杂质注入半导体基板，进行退火处理。p+区40在后续工序通过研磨形成p+集电极区。
p+区40和p+分离区32在半导体基板12的表面14和背面30的相对方向上在近似中央部分扩散(热扩散)，直到充分重叠。(换言之，p+区40的厚度(离背面30的深度)与p+分离32的厚度(离表面14的深度)近似相同。)。这样，若进行扩散使得p+区40和p+分离区32在半导体基板12的近似中央部分充分重叠，则两区域的杂质浓度当然高(杂质若不充分，则杂质不扩散到半导体基板12的近似中央部分。)。以同一工序扩散形成p+区40和p+分离区32的时间，当然比以不同工序形成p+区40和p+分离区32的时间短。
另外，通过扩散形成，在p+区40产生朝背面30的方向杂质浓度变浓的浓度梯度。从而，p+区40中，n-漂移区36存在的缺陷可被充分吸杂(p+区40起吸杂层功能。)。p+区40中被吸杂的缺陷，集中到杂质浓度高的p+区40的背面30侧，换言之，后续工序中研磨除去的研磨带部分42。从而，研磨后的半导体装置10中，缺陷几乎不存在。
而且，由于在后述的绝缘栅极型晶体管28形成前扩散形成p+区40和p+分离区32，因而扩散形成产生的高热当然不会影响绝缘栅极型晶体管28(由于热扩散产生的或离子注入时由于退火处理产生的高热，绝缘栅极型晶体管的n+发射极区和发射极的接触电阻不增大。)。因而，可以充分高的温度进行扩散形成。
接着，如图2(b)所示，在n-漂移区36的表面14形成被p+分离区32夹持的绝缘栅极型晶体管28。绝缘栅极型晶体管28的形成方法与众所周知的方法相同，因而省略说明。
如图1所示，绝缘栅极型晶体管28的形成中，首先，在n-漂移区36的表面14形成p基极区16，接着，在p基极区16形成n+发射极区18。接着，隔着栅极氧化膜20，在n+发射极区18和n-漂移区36之间的p基极区16的部分上形成栅极22。然后，在栅极22上形成层间绝缘膜24，在层间绝缘膜24和n+发射极区18上形成发射极26。从而，形成绝缘栅极型晶体管28。
绝缘栅极型晶体管28形成后，如图2(c)所示，研磨p+区40，形成规定的厚度D的p+集电极区34。规定的厚度D将后述。然后，在p+集电极区34上形成集电极38。从而，制作成半导体装置10。
另外，为了降低p+集电极区34和集电极38的接触电阻，也可以在研磨p+区40而形成p+集电极区34后，注入p型杂质，在背面形成杂质浓度比p+集电极区34高的p+高浓度区。
这里，说明本发明的特征即p+集电极区34的规定的厚度D。发明者通过实验研究了上述的半导体装置的p+集电极区的厚度和逆耐压的关系以及p+集电极区的厚度和恢复损失的关系。图3是p+集电极区的厚度和逆耐压的关系图，图4是p+集电极区的厚度和恢复损失的关系图。实验是以AC400V(伏特)或440V系列的电源中使用的1200V耐压的半导体装置的p+集电极区的厚度在0～80μm(微米)的范围内变更而进行的。作为参考，实验使用的半导体装置(严格地说是为形成规定的厚度D的p+集电极区的研磨前的半导体装置)的杂质浓度如图5所示。
如图3的实线所示，p+集电极区的厚度若为约17μm以上，则半导体装置具有1300V以上的逆耐压。若是约1300V的耐压，则即使研磨时产生缺陷也能充分确保1200V的耐压。换言之，p+集电极区的厚度最低若为约17μm，则具有约1300V以下的耐压的半导体装置(实验使用的AC400V或AC440V用以外的具有约1300V以下的耐压的半导体装置)不被破坏。
另外，图中的虚线表示，为了降低集电极和半导体的接触电阻，在p+集电极区形成后(研磨后)对背面注入p型杂质，在背面形成高(比p+集电极区高)杂质浓度的p+高浓度区的情况(实线表示未形成p+高浓度区的情况。)。发明者通过实验发现，若以每立方厘米的杂质浓度不超过1×10-18的程度注入p型杂质来形成p+高浓度区，则与未注入的情况相比，半导体装置导通时的饱和电压降低约0.2V(若超过1×10-18，则未发现饱和电压的降低。)。这是因为，每立方厘米的杂质浓度不超过1×10-18程度的p+高浓度区导致了p+集电极区和集电极的接触电阻的降低。从逆耐压的观点看，如图所示，注入杂质而形成p+高浓度区未看见明显效果，而从接触电阻的观点看，最好形成p+高浓度区。
如图4所示，恢复损失Err随着p+集电极区的厚度增加而指数函数地增加。恢复损失Err是，半导体装置作为二极管动作时的逆恢复过程(恢复动作)中，n-漂移区或p+集电极区积蓄的载流子以与电流方向相反的方向被扫出，瞬间地流过大电流(恢复电流)而产生的损失。从而，p+集电极区的厚度若变小，则n-漂移区和p+集电极区积蓄的载流子变少，结果，恢复损失也降低。如图所示，p+集电极区若在约50μm以下则恢复损失Err减半，若在约32μm以下，则恢复损失Err成为近似10mJ附近的低值。
根据图3、4所示的实验结果，发明者发现具有耐压且恢复损失低的p+集电极区的厚度最好在约17～50μm的范围内，而且最好在约17～32μm的范围内。另外，约17～32μm的范围是比研磨形成p+集电极区时的研磨偏差的范围足够大的范围，因而，容易形成约17～32μm的范围内的p+集电极区。
根据本实施例，由于集中到研磨带的缺陷通过研磨一起除去，因而半导体装置缺陷少，并通过将p+集电极区形成为约17～50μm，最好为约17～32μm的范围内的厚度，使恢复损失低且具有高耐压。
权利要求
1.一种半导体装置，其特征在于，具备具有表面和背面的第1导电型的半导体基板；上述背面上形成的第2导电型的集电极区；上述集电极区上形成的集电极；从上述半导体基板的上述表面延伸到上述集电极区，与上述集电极区共同包围漂移区的至少一组第2导电型的分离区；在上述半导体基板的上述表面附近，上述漂移区内形成的第2导电型的基极区；在上述半导体基板的上述表面附近，上述基极区内形成的第1导电型的发射极区；隔着绝缘膜与上述基极区相对的栅极；上述发射极区上形成的发射极，上述集电极区的厚度在17～50微米的范围内。
2.权利要求1所述的半导体装置，其特征在于，上述集电极区的厚度在17～32微米的范围内。
3.权利要求1所述的半导体装置，其特征在于，具备在上述集电极区和上述集电极之间形成且具有比上述集电极区的杂质浓度高的浓度的高浓度区。
4.权利要求3所述的半导体装置，其特征在于，上述高浓度区的杂质浓度为每立方厘米1×10-18以下。
5.一种半导体装置的制造方法，其特征在于，具备提供具有表面和背面的第1导电型的半导体基板的步骤；在上述背面上形成第2导电型的集电极区的步骤；形成从上述半导体基板的上述表面延伸到上述集电极区，与上述集电极区共同包围漂移区的至少一组第2导电型的分离区的步骤；在上述半导体基板的上述表面附近，在上述漂移区内形成第2导电型的基极区的步骤；在上述半导体基板的上述表面附近，在上述基极区内形成第1导电型的发射极区的步骤；形成隔着绝缘膜与上述基极区相对的栅极的步骤；在上述发射极区形成发射极的步骤；上述栅极及上述发射极形成后，研磨上述集电极区使上述集电极区的厚度在17～50微米的范围内的步骤；在研磨的上述集电极区形成集电极的步骤。
6.权利要求5所述的方法，其特征在于，研磨上述集电极区使上述集电极区的厚度在17～32微米的范围内。
7.权利要求5所述的方法，其特征在于，通过使第2导电型杂质在上述半导体基板扩散，形成上述集电极区。
8.权利要求5所述的方法，其特征在于，通过使第2导电型杂质在上述半导体基板扩散，同时形成上述集电极区及分离区。
9.权利要求5所述的方法，其特征在于，还包括在上述集电极区和上述集电极之间形成具有比上述集电极区的杂质浓度高的浓度的高浓度区的步骤。
10.权利要求9所述的方法，其特征在于，上述高浓度区的杂质浓度为每立方厘米1×10-18以下。
全文摘要
本发明目的是提供恢复损失低且具备高耐压的半导体装置。本发明的半导体装置，其特征在于，具备(a)具有表面和背面的第1导电型的半导体基板；(b)绝缘栅极型晶体管，具备表面形成的第1导电型的发射极区；表面形成的第2导电型的基极区；表面上，隔着绝缘膜与基极区相对的栅极；表面上与发射极区连接的发射极；(c)背面形成的第2导电型的集电极区；(d)背面上与集电极区相对设置的集电极；(e)表面和背面间与集电极区共同包围绝缘型晶体管的第2导电型的分离区，集电极区的厚度在17～50微米的范围内。
文档编号H01L21/331GK1812122SQ200510118820
公开日2006年8月2日 申请日期2005年10月28日 优先权日2005年1月27日
发明者金田充, 高桥英树 申请人:三菱电机株式会社