专利名称：鳍型场效应晶体管的制造方法
技术领域：
本发明涉及一种鳍型场效应晶体管(FinFET)的制造方法，该方法通过改变鳍状物(fin)关于栅导体的角度来增加FinFET的鳍状物的长度，并通过提高鳍状物的密度来避免上述成角的鳍状物造成FinFET阵列尺寸的增加。
背景技术：
鳍型场效应晶体管“FinFET”是一种具有由栅导体所覆盖的鳍状物的晶体管。上述栅导体覆盖鳍状物的沟道部分，而鳍状物的源和漏部分延伸超出上述栅导体所覆盖的部分。授予胡(Hu)等人的美国专利第6,413,802号详细地讨论了FinFET，在此引用作为参考。
在超大规模集成电路(VLSI)的推动下，晶体管的尺寸缩小为更小的尺寸，而由于晶体管的阈值电压的非比例缩放使供电电压无法按比例减小。这限制了在FET和FinFET的栅长方面所能实现的尺寸减小的量。下面所述的本发明提出通过增加FinFET的有效栅长而并不增加晶体管阵列的尺寸的论点。据此可以减小晶体管的尺寸而不减小栅的有效长度，从而可以继续减小晶体管阵列的尺寸。
发明内容
本发明提供一种鳍型场效应晶体管(FinFET)的制造方法。在本发明的实施方式中，在硬掩模上形成第1芯棒(mandrel)的图案，上述硬掩模位于覆盖在绝缘层(衬底)之上的硅层上。由于上述衬底包括绝缘体，所以上述FinFET具有绝缘体上硅(SOI)结构。在上述第1芯棒上形成第1侧壁隔离物，然后去除上述第1芯棒使上述第1侧壁隔离物自由地立在上述硬掩模层上。
接着，在上述第1侧壁隔离物的上方形成牺牲掩模层，并在该牺牲掩模层上形成第2芯棒的图案。上述第2芯棒的图案是以平行于第1芯棒并从第1芯棒的位置移开的方式而形成的，以使随后形成的鳍状物彼此平行并相互隔开。在上述第2芯棒上形成第2侧壁隔离物，然后同样去除上述第2芯棒留下上述第2侧壁隔离物单独地立于上述掩模层上。
此后，使用上述第2侧壁隔离物使上述掩模层形成图案，仅保留上述第2侧壁隔离物下方的上述掩模层。接着，利用上述第1侧壁隔离物和保留在上述第2侧壁隔离物下方的上述掩模层将上述硬掩模层图案化。上述第1侧壁隔离物作为第1掩模图案，上述第2侧壁隔离物和在其下方形成图案的上述掩模层作为第2掩模图案。由于上述第1掩模图案和上述第2掩模图案是通过图像转移工序由上述芯棒的直线状侧壁形成的，所以它们具有直线状特征。
然后，去除上述第1侧壁隔离物、第2侧壁隔离物和掩模层，留下上述硬掩模自由立于上述硅层上的形成图案。然后利用上述硬掩模层使上述硅层形成图案从而形成硅鳍状物，以使上述硅鳍状物仅存在于上述第1侧壁隔离物和上述第2侧壁隔离物所在位置的下方。
接着，在上述鳍状物上形成栅氧化物，并以与该鳍状物成非垂直的角度在上述鳍状物上方形成栅导体。在形成上述栅导体后对上述鳍状物的暴露部分进行掺杂，以在上述鳍状物中形成源区和漏区。由于上述鳍状物与上述栅形成了角度，所以上述鳍状物比垂直的鳍状物长。换言之，由于上述鳍状物在上述栅导体之间成锐角或钝角(非直角)穿过，所以使在相邻的栅导体之间的上述鳍状物的源/漏区的长度更长。
这样，本发明通过改变鳍状物与栅导体之间的角度来增加FinFET的鳍状物的长度，并通过提高鳍状物的密度来避免成角的鳍状物造成阵列尺寸的增大。据此，可以增大鳍状物的长度或减小FinFET阵列的尺寸而不必减小鳍状物的长度。这样，就可以形成更小的FinFET阵列，从而使晶体管器件更小、更轻、更快和更加便宜。
通过以下的详细说明并参照附图，可以更好地理解本发明的上述及其它方面。应该理解的是，虽然阐述了本发明的具体实施方式
以及大量的细节，但以下的说明是通过例子给出的，并非限制性的。可以在本发明的范围内进行各种改变和修正而不偏离本发明的宗旨，并且本发明包括一切的上述修正。
参照以下附图，并通过以下的详细说明可以更好地理解本发明。
图1是FinFET晶体管阵列的顶视图。
图2是FinFET晶体管的透视图。
图3是FinFET晶体管阵列的顶视图。
图4是FinFET晶体管阵列的顶视图。
图5是部分地完成的FinFET晶体管的剖面图。
图6是部分地完成的FinFET晶体管的剖面图。
图7是部分地完成的FinFET晶体管的剖面图。
图8是部分地完成的FinFET晶体管的剖面图。
图9是部分地完成的FinFET晶体管的剖面图。
图10是部分地完成的FinFET晶体管的剖面图。
图11是部分地完成的FinFET晶体管的剖面图。
图12是部分地完成的FinFET晶体管的剖面图。
图13是部分地完成的FinFET晶体管的剖面图。
图14是部分地完成的FinFET晶体管的剖面图。
图15是部分地完成的FinFET晶体管的剖面图16是部分地完成的FinFET晶体管的透视图。
图17是说明本发明的方法的流程图。
具体实施例方式
在如下附图所示和如下的详细说明所述的本发明的非限定性实施方式中详细阐述了本发明及其各种特征和优点。应注意的是，图中所示的特征无需按比例绘制。对公知的组成部分和加工技术的说明从略而并不会使本发明难以理解。在此所用的例子仅是为了便于理解实现本发明的方式并进一步使本领域的一般技术人员可以实施本发明。因此，不应将上述例子理解为对本发明的范围的限制。
图1所示为FinFET阵列，包括栅导体102和鳍状物54。该阵列中的一个FinFET晶体管由方框106表示。图2所示为该晶体管106的透视图。另外，符号102所示为栅导体，符号54所示为鳍状物。该鳍状物54包括在上述栅导体102下方的沟道区和从上述栅导体102下方延伸出去的源区和漏区200。符号52所示为作为该绝缘体上硅(SOI)结构的基础的绝缘体。
增加鳍状物的长度的方法之一是如图3所示形成与栅导体102具有角度的鳍状物54。上述鳍状物54的“角度”是除了与栅导体102垂直或平行以外的角度。由于鳍状物54与栅导体102形成了角度，所以上述鳍状物54比垂直的鳍状物54长。换言之，由于上述鳍状物54成锐角或钝角(不与栅导体102成直角或平行)在上述栅导体102之间穿过，所以使在相邻的栅导体102之间的上述鳍状物54的源/漏区的长度更长。例如，鳍状物54与栅导体102之间的角度可以是5～85度，优选30～60度，更优选为45度。
然而，当鳍状物54与栅导体102成角度时，如果鳍状物54之间的间隔和阵列中晶体管的数量保持不变的话，晶体管阵列的尺寸会增加。注意，尽管图3中的阵列较大，但由于位于栅导体102的末端的晶体管因不含有从栅导体102的两侧延伸出的鳍状物部分而无法作为晶体管使用，因而图3包括的晶体管数量与图1所示相同。这样，尽管图3中的阵列占有较大的空间，但在图1和图3中均包括12个晶体管。虽然图中例示了具体数量的晶体管，但本领域的普通技术人员可以理解该晶体管阵列可以包括任意数量的晶体管。
为了避免增加晶体管阵列的尺寸，可以如图4所示将鳍状物54的密度加倍。这样可以增加鳍状物的长度而不增加阵列的尺寸，或者可以减小阵列的尺寸而不减小鳍状物的长度。与增加鳍状物54的密度相关的一个难点在于，现有的制造工艺以现有的最小光刻尺寸来形成鳍状物，这就难以或无法减小相邻鳍状物之间的间隔。换言之，利用光刻法以及其它类似的方法，本领域现有的状态只能把拓扑特征可靠地形成至特定的最小尺寸。尽管该尺寸极限随着技术进步而持续减小，但始终存在着一个可以可靠地形成特征的最小现有尺寸。这样，如果图3中的鳍状物54已经是以现有的最小光刻尺寸形成的，则难以如图4所示将其密度加倍。因此，如图5～16所示，本发明利用多重(multiple)侧壁图像转移(sidewall image transfer，SIT)加工来减小鳍状物54之间的间隔并相应地增加鳍状物54的密度。
如下列附图所示，侧壁图像转移工艺包括在表面上形成芯棒(例如，矩形的拓扑特征)的工序。为了形成上述芯棒，可以在表面上淀积光刻材料。以具有图案的光使该光刻材料曝光并对上述光刻材料进行显影。然后，在上述光刻材料上施加化学清洗剂，根据该光刻材料是正性还是负性的，将上述光刻材料的曝光部分或未曝光部分洗去，在上述表面上留下上述芯棒。上述芯棒优选形成到最小光刻尺寸。
然后，在芯棒的侧面形成侧壁隔离物。该隔离物是通过在芯棒上淀积保形(conformal)材料而形成的。然后，进行定向刻蚀工艺，以充分大于将材料从垂直表面上去除的速率的速率将材料从水平表面上去除。这样，上述保形材料仅存在于芯棒的侧壁上。如果需要的话，可以采用例如化学机械抛光(CMP)法来使整个结构平坦化。
接着，去除上述芯棒。留下独立地成为非常小的亚光刻掩模(sub-lithographic mask)特征的侧壁隔离物。术语“亚光刻掩模”是指所形成的特征小于单独采用光刻手段所能形成的特征。然后，以上述独立的侧壁隔离物作为非常小的亚光刻掩模来对下层表面进行刻蚀。以下工序利用上述侧壁图像转移掩模特征来形成FinFET晶体管的鳍状物的图案。不过，在以下的工序中采用两个单独的侧壁图像转移工艺来产生相互交错的多重亚光刻掩模特征的图案。据此，使该亚光刻掩模特征的密度有效地加倍，从而也使将利用该亚光刻掩模特征而形成图案的鳍状物的密度加倍。
更具体地，如图5所示，底层硅载体52在绝缘体(例如SiO2)层50之上。由于该硅载体52在绝缘体50的上面，所以最终形成的FinFET具有绝缘体上硅(SOI)结构。在绝缘体层52的上面是薄的硅层54(厚约20～100nm)和硬掩模56(例如SiO2)。该层积结构可以采用多种不同的公知加工技术来形成，上述公知加工技术包括连续的材料淀积、接合、氧化生长、周期性的平坦化(periodicplanarization)，以及其它类似的工艺。
利用上述工序在上述硅层54上方的上述硬掩模56上形成第1芯棒58的图案。再次利用上述工序，在第1芯棒58上形成第1侧壁隔离物60，然后去除第1芯棒58以使该第1侧壁隔离物60自由地留在硬掩模56上。接着，利用公知的材料淀积和图案化工艺，如图6所示，在一部分第1侧壁隔离物60的上方将掩模62图案化。然后，如图7所示，除去未被掩模62保护的曝光后的掩模部分60。接着，去除掩模62，并如图8所示，淀积牺牲掩模层80并使其平坦化。
在图9中，在掩模60的上方并在牺牲掩模层80上形成第2芯棒92的图案。第2芯棒92的图案是以平行于第1芯棒58并从第1芯棒58的位置移开的方式而形成的，以使将最终刻蚀进上述硅层54的鳍状物彼此平行并彼此均匀隔开。如图10所示，在上述第2芯棒92上形成第2侧壁隔离物90，然后同样去除上述第2芯棒92，留下上述第2侧壁隔离物90单独地立于上述牺牲掩模层80上。同时如图10所示，形成另一个掩模112用于保护所选择的侧壁隔离物90。接着，如图11所示，利用刻蚀或类似的工序来去除未被保护的侧壁隔离物90。然后，去除掩模112。此后，如图12所示，以第2侧壁隔离物90为掩模使牺牲掩模层80形成图案，使牺牲掩模层80仅保留位于第2侧壁隔离物90下方的部分。
然后，如图13所示，利用第1和第2侧壁隔离物60、90使硬掩模56形成图案。这样，上述第1侧壁隔离物60形成第1掩模图案，上述第2侧壁隔离物90和在其下方形成图案的牺牲掩模层80形成第2掩模图案。由于上述第1掩模图案和上述第2掩模图案是通过图像转移工序由上述芯棒58、92的直线状侧壁而形成的，所以它们具有直线状特征，并且第1掩模图案与第2掩模图案是交错的。
如图14所示，去除侧壁隔离物60、90和掩模层80以将图案化了的硬掩模56留在硅层54上。接着，如图15所示，在刻蚀或类似的材料去除工艺中利用图案化了的硬掩模56(包括第1和第2掩模图案)使硅层54图案化为硅鳍状物。这样，硅鳍状物54仅保留存在于第1侧壁隔离物60和第2侧壁隔离物所在位置的下方的部分。与仅使用第1侧壁隔离物60相比，通过使用第2侧壁隔离物90使对硅层进行图案化而形成的鳍状物的密度加倍。
接着，如图16所示，在鳍状物54上形成栅氧化物，并以与鳍状物54成非垂直和非平行的角度在鳍状物上形成栅导体102。在形成了栅导体102后，对鳍状物54的暴露部分进行掺杂以在鳍状物54中形成源和漏区200。由于鳍状物54与栅102成角度，所以该鳍状物54比垂直鳍状物长(如图2所示)。换言之，由于鳍状物54在栅导体102之间成锐角或钝角(非直角)穿过，使相邻栅导体102之间的源/漏区200的长度更长。
如图17的流程图所示，在本发明中，在覆盖硅层(衬底)的硬掩模层上形成第1芯棒的图案(步骤170)。在第1芯棒上形成第1侧壁隔离物(步骤172)，然后去除第1芯棒(步骤174)以使第1侧壁隔离物单独地立在硅层上。
接着，在第1侧壁隔离物的上方形成牺牲掩模层(步骤176)，并在该牺牲掩模层上形成第2芯棒的图案(步骤178)。上述第2芯棒的图案是以平行于第1芯棒并从第1芯棒的位置移开的方式而形成的，以使随后形成的鳍状物彼此平行并均匀隔开。在上述第2芯棒上形成第2侧壁隔离物(步骤180)然后同样去除上述第2芯棒(步骤182)使上述第2侧壁隔离物单独立在上述掩模层上。
然后，以上述第2侧壁隔离物为掩模使上述掩模层形成图案(步骤184)，以仅把上述第2侧壁隔离物下方的上述掩模层保留下来。接着，利用上述第1侧壁隔离物和上述第2侧壁隔离物将该硬掩模层图案化(步骤186)。然后，去除上述第1侧壁隔离物、第2侧壁隔离物和掩模层(步骤188)，使形成了图案的上述硬掩模单独立于上述硅层上。然后利用上述硬掩模层将上述硅层图案化为硅鳍状物(步骤190)，以使上述硅鳍状物仅存在于上述第1侧壁隔离物和上述第2侧壁隔离物所在位置的下方。
接着，在上述鳍状物上形成栅氧化物(步骤192)，并以与该鳍状物成非垂直的角度在上述鳍状物上方形成栅导体(步骤194)。在形成上述栅导体后，对上述鳍状物的暴露部分进行掺杂以在上述鳍状物中形成源区和漏区(步骤196)。
这样，本发明通过改变鳍状物与栅导体之间的角度来增加FinFET的鳍状物的长度，并通过提高鳍状物的密度来避免形成角度的鳍状物造成阵列尺寸的增大。据此，可以增大鳍状物的长度或减小FinFET阵列的尺寸而不必减小鳍状物的长度。这样，就可以形成更小的FinFET阵列，从而使晶体管器件更小、更轻、更快和更加便宜。
使用本发明可以获得的有益效果包括提高电路密度以及由此使VLSI电路的制造成本下降。另外，电路密度提高还导致电路之间以及晶体管之间的互连(布线)长度的减小，从而减小信号延迟和运行功耗。本发明不仅限于硅VLSI电路领域，还可以引申至其它应用领域，例如碳纳米管晶体管(CNT)、III-V族MESFET、SiGe、SiC、氧化物上锗(Germanium on Oxide)等。
虽然根据具体实施方式
对本发明进行了说明，但本领域的一般技术人员应该理解的是，可以在权利要求的宗旨和范围之内对本发明进行变更并实施。
权利要求
1.一种鳍型场效应晶体管(FinFET)的制造方法，包括以下步骤在衬底上面形成硅层；利用多步掩模形成工艺在上述硅层上形成掩模图案；利用所述掩模图案将上述硅层图案化为硅鳍状物，以使所述硅鳍状物仅保留在所述掩模图案的下方；和以与所述鳍状物成非垂直的角度在所述鳍状物之上形成栅导体。
2.权利要求1所述的方法，其中，所述多步掩模形成工艺使第1掩模图案和第2掩模图案交错；所述第2掩模图案与所述第1掩模图案平行，并从所述第1掩模图案平移开，从而使所述鳍状物彼此平行并均匀隔开。
3.权利要求2所述的方法，其中，与单独使用所述第1掩模图案相比，所述第2掩模图案使在将上述硅层图案化时所形成的上述鳍状物的密度加倍。
4.权利要求1所述的方法，其中还包括下列步骤，在形成上述栅导体后对上述鳍状物的暴露部分进行掺杂，以在上述鳍状物中形成源和漏区。
5.权利要求1所述的方法，其中还包括下列步骤，在形成上述栅导体之前，在上述鳍状物上形成栅氧化物。
6.权利要求1所述的方法，其中，所述衬底包括绝缘体以使上述FinFET具有绝缘体上硅(SOI)结构。
7.权利要求1所述的方法，其中，所述掩模图案包括直线状特征。
8.一种鳍型场效应晶体管(FinFET)的制造方法，包括以下步骤在衬底上面形成硅层；在所述硅层上面形成第1掩模图案；在所述硅层上方形成第2掩模图案，其中所述第2掩模图案与所述第1掩模图案是交错的；利用所述第1掩模图案和所述第2掩模图案将上述硅层图案化为硅鳍状物，以使所述硅鳍状物仅保留在所述第1掩模图案和所述第2掩模图案的下方；和以与所述鳍状物成非垂直的角度在所述鳍状物之上形成栅导体。
9.权利要求8所述的方法，其中，所述第2掩模图案与所述第1掩模图案平行，并从所述第1掩模图案平移开，从而使所述鳍状物彼此平行并均匀隔开。
10.权利要求8所述的方法，其中，与单独使用所述第1掩模图案相比，形成所述第2掩模图案使在将上述硅层图案化时所形成的上述鳍状物的密度加倍。
11.权利要求8所述的方法，其中还包括下列步骤，在形成上述栅导体后对上述鳍状物的暴露部分进行掺杂，以在上述鳍状物中形成源和漏区。
12.权利要求8所述的方法，其中还包括下列步骤，在形成上述栅导体之前，在上述鳍状物上形成栅氧化物。
13.权利要求8所述的方法，其中，所述衬底包括绝缘体以使上述FinFET具有绝缘体上硅(SOI)结构。
14.权利要求8所述的方法，其中，所述第1掩模图案和第2掩模图案包括直线状特征。
15.一种鳍型场效应晶体管(FinFET)的制造方法，包括以下步骤在衬底上面形成硅层；在所述硅层上面形成硬掩模层；在所述硬掩模层上形成第1芯棒的图案；在所述第1芯棒上形成第1侧壁隔离物；去除所述第1芯棒，把所述第1侧壁隔离物留在所述硬掩模层上；在所述第1侧壁隔离物之上形成掩模层；在所述掩模层上形成第2芯棒的图案；在所述第2芯棒上形成第2侧壁隔离物；去除所述第2芯棒，把所述第2侧壁隔离物留在所述硬掩模层上；以所述第2侧壁隔离物为掩模将所述掩模层图案化，以使所述掩模层仅保留在所述第2侧壁隔离物的下方；利用所述第1侧壁隔离物和所述第2侧壁隔离物将所述硬掩模层图案化，以使所述硬掩模层仅保留在所述第1侧壁隔离物和所述第2侧壁隔离物的下方；去除所述第1侧壁隔离物、所述第2侧壁隔离物和所述掩模层，留下在所述硅层上的形成了图案的所述硬掩模层；利用所硬掩模层将上述硅层图案化为硅鳍状物；和以与所述鳍状物成非垂直的角度在所述鳍状物之上形成栅导体。
16.权利要求15所述的方法，其中，将所述第2芯棒形成平行于所述第1掩模图案并从第1芯棒平移开的图案，从而使所述鳍状物彼此平行并均匀隔开。
17.权利要求15所述的方法，其中，与单独使用所述第1侧壁隔离物相比，形成所述第2侧壁隔离物使在将上述硅层图案化时所形成的上述鳍状物的密度加倍。
18.权利要求15所述的方法，其中还包括下列步骤，在形成上述栅导体后对上述鳍状物的暴露部分进行掺杂，以在上述鳍状物中形成源和漏区。
19.权利要求15所述的方法，其中还包括下列步骤，在形成上述栅导体之前，在上述鳍状物上形成栅氧化物。
20.权利要求15所述的方法，其中，所述衬底包括绝缘体，以使上述FinFET具有绝缘体上硅(SOI)结构。
全文摘要
本发明提供一种鳍型场效应晶体管(FinFET)的制造方法，包括以下步骤在衬底上形成硅层；利用多步掩模形成工艺在上述硅层上形成掩模图案；利用所述掩模图案将上述硅层图案化为硅鳍状物以使所述硅鳍状物仅保留在所述掩模图案的下方；去除所述掩模层将所述鳍状物留在所述衬底上；和以与所述鳍状物成非垂直的角度在所述鳍状物上方形成栅导体。
文档编号H01L21/336GK1805124SQ20061000512
公开日2006年7月19日 申请日期2006年1月12日 优先权日2005年1月13日
发明者埃德沃德·J·诺瓦克, 布伦特·A·安德森, 凯利·伯恩斯坦 申请人:国际商业机器公司