专利名称：半导体装置制造方法
技术领域：
本发明涉及在半导体基板上配置受光元件的半导体装置的制造方法，尤其涉及一种对半导体基板上的层叠层进行蚀刻而形成开口部分的方法。
背景技术：
近年来，作为信息记录介质，CD(Compact Disk)和DVD(DigitalVersatile Disk)这样的光盘占据了较大的位置。这些光盘的再生装置，利用光拾取机构沿光盘的磁道照射激光，并且检测其反射光。然后，基于反射光强度的变化再生记录数据。
由于从光盘所读出的数据速率非常高，从而检测反射光的光检测器由使用响应速度快的PIN光电二极管的半导体元件构成。由该半导体元件的受光部产生的微弱光电转换信号，由放大器放大后向后级的信号处理电路输出。在此，从确保光电转换信号的频率特性和抑制噪声的叠加的观点而言，尽可能缩短受光部和放大器之间的布线长度。按照该观点和降低光检测器的制造成本的观点，优选将受光部和包括放大器等的电路部形成在同一的半导体芯片上。
图1是在同一半导体基板上邻接配置了受光部和电路部的光检测器的受光部附近的示意性的剖视图。在对应于受光部4的区域的半导体基板2上形成作为受光元件的PIN光电二极管(PD)8，在对应于电路部6的区域形成晶体管等电路元件。
图1的光检测器为两层布线结构，半导体基板2上的层叠结构10层叠有层间绝缘膜12、分别由铝(Al)膜构成的布线层14及遮光层16、硅氧化膜18及硅氮化膜20。层间绝缘膜12使用SOG(Spin on Glass)、BPSG(Borophosphosilicate Glass)、TEOS(Tetra-ethoxy-silane)这样的材料而形成。硅氮化膜20与硅氧化膜18一起构成对其下层的保护膜。
还有，层叠结构10也形成在受光部4的半导体基板2上。为了提高光向受光部4的半导体基板2的入射效率，优选去除该层叠结构10。因而，在周围的电路部6中残留层叠结构10，并且在受光部4中选择性地进行蚀刻，由此在受光部4中形成层叠结构10的开口部分22。
在此，因为层叠结构10的表面并非一定平坦，或开口部分面内蚀刻速度可产生偏差等，所以深腐蚀可在开口部分面内以不均匀方式进行。
为了对此进行处置，预先在层叠结构10之下形成多晶硅膜，以其为蚀刻抑制膜(stopper)进行开口部分的深腐蚀。通过使用蚀刻抑制膜，可容易在开口部分面内将蚀刻的深度形成为同样。
还有，在当作为蚀刻抑制膜的多晶硅膜也配置在电路部6时，设置从Al布线至半导体基板的接点的情况下，在该Al布线和半导体基板之间存在多晶硅膜从而不方便。为此，对应于受光部4选择性地形成该多晶硅膜。
图2A～2D是说明在受光部4的位置形成了多晶硅膜之后形成开口部分的现有的光检测器的制造方法的示意图，表示了主要工序中的受光部4附近的示意性的剖视图。图2A是半导体基板2上形成层叠结构10的时刻的剖视图，表示形成开口部分22之前的结构。在形成了PIN光电二极管或晶体管等的半导体基板2上成膜硅氧化膜30。并且，在其表面堆积多晶硅，通过光刻技术对该多晶硅膜进行图案化，从而在对应于受光部4的区域形成多晶硅焊盘(pad)32。然后，在其上形成层叠结构10。
接着，在层叠结构10上涂布光致抗蚀剂，通过光刻技术对其进行图案化，从而形成在对应于受光部4的位置具有开口的光致抗蚀剂膜34(图2B)。
以该光致抗蚀剂膜34为蚀刻掩模对层叠结构10进行蚀刻去除，在对应于受光部4的位置形成开口部分22。在该蚀刻中多晶硅焊盘32作为蚀刻抑制膜起作用，在开口部分22的底面露出该多晶硅焊盘32(图2C)。进而，改变蚀刻剂进行去除多晶硅的蚀刻，从而将开口部分22深挖至硅氧化膜30的上面为止(图2D)。
上述开口部分22的形成过程中，需要用于从层叠在硅氧化膜30上的多晶硅膜形成多晶硅焊盘32的光刻工序。另外，还需要在以多晶硅焊盘32为蚀刻抑制膜，对其上的层间绝缘膜12进行蚀刻的工序之后，改变蚀刻剂而对多晶硅焊盘32进行蚀刻的工序。并且，还可能需要在形成开口部分22后在其底面堆积反射防止膜的工序。从这些方面而言，将上述多晶硅焊盘32用作蚀刻抑制膜来形成开口部分22的过程中，工序数增多。
发明内容
本发明提供一种在更少的工序数下可形成对应于受光部的开口部分的半导体装置制造方法。
本发明相关的半导体装置制造方法，制造具有形成在半导体基板上的受光部、和以对应于该受光部的位置的方式设置在基板上结构层中的开口部分的半导体装置，该半导体装置制造方法具备基底膜层叠工序，在上述半导体基板上层叠对用于上述开口部分的形成的蚀刻处理具有耐腐蚀性的基底膜；结构层层叠工序，在上述基底膜的表面层叠上述基板上结构层；和开口部分形成工序，将上述基底膜用作蚀刻抑制膜，对上述基板上结构层进行蚀刻而形成上述开口部分。
图1是表示现有的光检测器的受光部及电路部的结构的示意性的剖视图。
图2A～图2D是表示现有的光检测器中的形成开口部分的主要的工序中的截面结构的示意图。
图3是本发明的实施方式相关的光检测器即半导体元件的概要的俯视图。
图4是表示作为本发明的实施方式的光检测器的受光部及电路部的结构的示意性的剖视图。
图5A～图5D是表示本发明的实施方式的光检测器中的形成开口部分的主要的工序中的截面结构的示意图。
图中50-光检测器，52-受光部，54-电路部，56-PIN光电二极管、60-半导体基板，70-P-sub层，72-外延层，74-分离区域，78-阴极区域，84、112-硅氧化膜，86、114-硅氮化膜，88-层叠结构，90-布线结构层，92-第一层间绝缘膜，94-第一Al层，96-第二层间绝缘膜，98-第二Al层，100-第三层间绝缘膜，110-遮光Al层，116-开口部分，120-开口，122-光致抗蚀剂膜。
具体实施例方式
以下，根据附图对本发明的实施的方式(以下称为实施方式)进行说明。
本实施方式是搭载在CD和DVD这样的光盘的再生装置的光拾取机构的光检测器。
图3是本实施方式相关的光检测器即半导体元件的概要的俯视图。本光检测器50形成在由硅构成的半导体基板上。光检测器50由受光部52和电路部54构成。受光部52包括以2×2方式排列的四个PIN光电二极管(PD)56，并且将从光学系统入射到基板表面的光分割为四部分进行受光。电路部54例如配置在受光部52的周围。电路部54例如由晶体管等的电路元件形成。使用电路部54中的这些电路元件，能够将对来自受光部52的输出信号的放大电路或其他的信号处理电路形成在与受光部52相同的半导体芯片上。还有，虽然图3未图示，但是在电路部54上可配置与电路元件连接的布线或与构成受光部52的扩散层连接的布线。通过对层叠在半导体基板上的Al膜进行图案化来形成这些布线。
图4是表示贯通图3所示的直线A-A’并与半导体基板垂直的截面上的受光部52及电路部54的结构的示意性的剖视图。
本光检测器50，使用在导入了p型杂质的p型硅基板即P-sub层70上使杂质低于P-sub层70并且具有高电阻率的外延层72生长的半导体基板60来制作。P-sub层70构成与各PD56共同的阳极，例如从基板背面施加接地电位。分离区域74被施加接地电位，与P-sub层70一起构成阳极。
受光部52中外延层72构成PD56的i层。受光部52中外延层72的表面上形成上述分离区域74及阴极区域78。
在半导体基板60的表面上形成构成栅极氧化膜或局部氧化膜(LOCOS)的硅氧化膜。在栅极氧化膜上使用例如多晶硅或钨(W)等形成MOSFET等的栅极电极。以覆盖栅极电极之上的方式在基板表面上形成硅氧化膜84，进而在硅氧化膜84之上形成硅氮化膜86。
形成硅氮化膜86后，在半导体基板60上形成层叠结构88。层叠结构88作为基板上结构层包括布线结构层90，并且包括层叠在布线结构层90上的保护膜等。光检测器50的布线为两层结构，布线结构层90在半导体基板60上依次层叠第一层间绝缘膜92、第一Al层94、第二层间绝缘膜96、第二Al层98、第三层间绝缘膜100。利用光刻技术对第一Al层94及第二Al层98分别进行图案化，由此在电路部54上形成布线。另外，使用SOG、BPSG、TEOS这样的材料形成层间绝缘膜。
在电路部54的布线结构上层叠了用于遮光的Al层110，并且作为保护膜依次层叠硅氧化膜112及硅氮化膜114。
在对应于受光部52的区域形成开口部分116。通过对包括布线结构层90的层叠结构88进行深腐蚀来形成该开口部分116。在开口部分116的底部露出硅氮化膜86。通过这样在受光部52上设置层叠结构90的开口部分116，可提高对PD56的光的透过率，并且确保基于激光反射光的光电转换信号的振幅。另外，开口部分116的底部的硅氮化膜86及硅氧化膜84构成相对受光部52的入射光的反射防止膜。通过该反射防止膜，可进一步提高PD56的光的入射效率。
接着，利用图5A-5D对光检测器50的制造方法进行说明。图5A-5D是说明以对应于受光部52的位置的方式形成开口部分116的本光检测器的制造方法的示意图，表示主要工序中的受光部52附近的示意性的截面图。
首先，在上述的形成了PD56或晶体管等的半导体基板60上成膜硅氧化膜84(图5A)。硅氧化膜84，例如通过CVD(Chemical Vapor Deposition)法堆积而形成。并且，通过CVD法等在硅氧化膜84上形成硅氮化膜86(图5A)。如后述那样使用硅氮化膜86作为蚀刻抑制膜，此时会多多少少被蚀刻而变薄。对该蚀刻后残存的硅氮化膜86的膜厚进行设定以使其构成反射防止膜。也就是，能够将硅氮化膜86的堆积时的初始膜厚设定为由该蚀刻变薄的厚度和作为反射防止膜所需的残存膜厚的总计值。
堆积硅氮化膜86后形成层叠结构88(图5B)。可利用CVD法或PVD(Physical Vapor Deposition)法进行层叠结构88的各构成层的层叠。
在此，将层叠结构88的构成层中的各Al层进行图案化而从受光部52上去除。为此，层叠结构88中的层叠在硅氮化膜86的表面的布线结构层90，在受光部52上仅包括层间绝缘膜92、96、100。受光部52上，进一步在其上层叠硅氧化膜112及硅氮化膜114。
层叠结构88上成膜光致抗蚀剂膜，利用光刻技术对其进行图案化，而形成在对应于受光部52的位置具有开口120的光致抗蚀剂膜122(图5C)。
使用该光致抗蚀剂膜122作为蚀刻掩模，进行对层叠结构88的蚀刻处理，由此形成开口部分116(图5D)。可使用例如干蚀刻法在不同的位置进行该蚀刻。另外，对该蚀刻而言，作为确保层间绝缘膜对硅氮化膜的蚀刻选择比的种类·条件，在该蚀刻处理中使硅氮化膜86作为蚀刻抑制膜起作用。由此，在蚀刻到达硅氮化膜86的表面之后蚀刻处理仍多少会持续，从而可将布线结构层90的层间绝缘膜从开口部分116的底面完全去除。此时，硅氮化膜86也并非一点儿都没有被蚀刻，而根据与层间绝缘膜的选择比多多少少会变薄。但是，对该硅氮化膜86的堆积时的初始膜厚进行设定以使在上述那样估计其变薄的厚度之后，在该蚀刻后仍残存适于反射防止的膜厚的硅氮化膜86。
作为反射防止膜的硅氮化膜86的残存膜厚，可根据本光检测器的检测对象的激光的波长来设计。例如，用于CD或DVD的激光具有780nm带或650nm带的波长。将硅氮化膜86的残存膜厚例如设定为对应于该激光的波长的四分之一的值，从而可获得反射防止效果。另外，如图4所示，PD56上层叠硅氮化膜86和硅氧化膜84的结构中，通过协调这两膜可实现反射防止功能。此时，除反射光的波长外，可利用硅氮化膜86的折射率、硅氧化膜84的折射率及膜厚来设计硅氮化膜86的适当的残存膜厚。
通过以硅氮化膜86为蚀刻抑制膜进行蚀刻处理，可用一次处理从层叠结构88的表面深腐蚀至硅氮化膜86、进而形成开口部分116。还有，例如，可以为具有将位于层叠结构88的上层的硅氮化膜114快速地去除的、另外的蚀刻处理的制造方法。即使在该情况下，也能够用一次处理完成至少去除包括布线结构层90的层叠结构88的下层并且到达成为反射防止膜的硅氮化膜86的蚀刻。也就是，可通过在去除布线结构层90之后、以另外的蚀刻处理进行多晶硅焊盘32的去除的比上述现有技术较少的工序数来形成开口部分116。还有，即使在将硅氮化膜114的蚀刻和其下层的蚀刻作为不同蚀刻处理的情况下，也能够将光致抗蚀剂膜122作为共同的蚀刻掩模使用在这两个蚀刻处理中。
当完成了形成开口部分116的深腐蚀后，去除光致抗蚀剂膜122。由此，制成图4所示的本光检测器50的基本结构。
以上，如实施方式中所说明的那样，本发明相关的半导体装置制造方法，制造具有形成在半导体基板上的受光部、和以对应于该受光部的位置的方式设置在基板上结构层中的开口部分的半导体装置，该半导体装置制造方法具备基底膜层叠工序，在上述半导体基板上层叠对用于上述开口部分的形成的蚀刻处理具有耐腐蚀性的基底膜；结构层层叠工序，在上述基底膜的表面层叠上述基板上结构层；和开口部分形成工序，将上述基底膜用作蚀刻抑制膜，对上述基板上结构层进行蚀刻而形成上述开口部分。
本发明相关的半导体装置制造方法，例如能够适用于上述基板上结构层为层叠了布线及层间绝缘膜的布线结构层的半导体装置上。
另外，本发明相关的半导体装置制造方法，例如能够适用于上述基底膜为硅氮化膜的半导体装置上。
本发明相关的半导体装置制造方法中，能够根据由上述开口部分形成工序所蚀刻的上述基底膜的厚度和作为相对上述受光部的入射光的反射防止膜所需膜厚的总和值，来设定由上述基底膜层叠工序层叠的上述基底膜的膜厚。
根据本发明，可不需要对在受光部上层叠了布线结构层等的基板上结构层上设置开口部分时使用的蚀刻抑制膜进行图案化的工序、和与基板上结构层的深腐蚀分开独立的工序即该蚀刻抑制膜的蚀刻工序。
权利要求
1.一种半导体装置制造方法，该半导体装置具有形成在半导体基板上的受光部、和以对应于该受光部的位置的方式设置在基板上结构层中的开口部分，该半导体装置制造方法具有基底膜层叠工序，在上述半导体基板上层叠对用于上述开口部分的形成的蚀刻处理具有耐腐蚀性的基底膜；结构层层叠工序，在上述基底膜的表面层叠上述基板上结构层；和开口部分形成工序，将上述基底膜用作蚀刻抑制膜，对上述基板上结构层进行蚀刻而形成上述开口部分。
2.根据权利要求1所述的半导体装置制造方法，其特征在于，上述基板上结构层为层叠了布线及层间绝缘膜的布线结构层。
3.根据权利要求1所述的半导体装置制造方法，其特征在于，上述基底膜为硅氮化膜。
4.根据权利要求1所述的半导体装置制造方法，其特征在于，能够根据由上述开口部分形成工序被蚀刻的上述基底膜的厚度和作为相对上述受光部的入射光的反射防止膜所需膜厚的总和值，来设定由上述基底膜层叠工序层叠的上述基底膜的膜厚。
全文摘要
本发明提供一种半导体装置制造方法。在半导体基板(60)上，利用CVD法等形成硅氮化膜(86)之后，形成包括布线结构层的层叠结构(88)。在层叠结构(88)上形成在受光部上具有开口的光致抗蚀剂膜(122)，以其为蚀刻掩模进行对层叠结构(88)的蚀刻处理。对该蚀刻而言，作为确保层间绝缘膜对硅氮化膜的蚀刻选择比的种类·条件，在该蚀刻处理中使硅氮化膜(86)作为蚀刻抑制膜起作用。在开口部分(116)的底部露出的硅氮化膜(86)构成反射防止膜。从而可简化对光检测器的受光部上的布线结构层等进行蚀刻来形成开口部分时的工序。
文档编号H01L21/768GK101034684SQ20071008420
公开日2007年9月12日 申请日期2007年2月27日 优先权日2006年3月6日
发明者山田哲也, 野村洋治 申请人:三洋电机株式会社