专利名称：半导体装置及其制造方法
技术领域：
本发明涉及半导体装置及其制造方法，特别是涉及DMOS型(DiffusedMOS-type)高耐压MOS晶体管的结构及其制造方法。
背景技术：
高耐压MOS晶体管具有高的源极-漏极耐压或高的栅极耐压，被广泛应用于LCD驱动器等各种驱动器或电源电路等中。特别是近年来需要具有高的源极-漏极耐压Bvds，并且具有低的接通电阻的高耐压MOS晶体管。
图19表示现有的P沟道型高耐压MOS晶体管(下面称作现有HV-PchMOS)的结构。使N型外延半导体层51在P型单晶半导体衬底50上外延生长，在单晶半导体衬底50和外延半导体层51的界面形成N+型埋入半导体层52。在外延半导体层51上经由栅极绝缘膜53形成栅极电极54。在栅极电极54的右侧形成P+型源极层(PSD)55，N型阱层(N+W)56从源极层55侧向栅极电极54下方延伸。
另一方面，在栅极电极54的左侧形成P型漂移层57，其右侧端部向栅极电极54的下方延伸。该漂移层57和源极层55之间的N型阱层56的表面区域为沟道区域CH1，该沟道区域CH1的长度为实效沟道长度Leffl。漂移层57是载流子的漂移区域，其在对漏极层58施加高电压(该情况下对源极层55施加负的高电压)时耗尽，具有将漏极电场缓和的作用。
在漂移层57的左侧，与该漂移层57接触形成P型漏极层58。漏极层58由三个P型层(PSD层、SP+D层、P+D层)构成，表面的PSD层浓度最高，其下方的SP+D层浓度次高，其下方的P+D层浓度最低。通过这样使漏极层58具有浓度梯度，将漏极层58的耗尽层的扩展度增大，实现高耐压化。
另外，形成有经由第一层间绝缘膜59从栅极电极54的一部分上向漂移层57上延伸的第一场电极60和经由第二层间绝缘膜61从第一场电极60的一部分上向漂移层57上延伸的第二场电极62。第一及第二场电极60、62被设定为与源极层55同电位。第一及第二场电极60、62具有使漂移层57的耗尽层扩展，缓和漏极电极的作用。
关于高耐压MOS晶体管，在专利文献1中有记载。
专利文献1日本特开2004-39774号公报在上述现有的HV-PchMOS中，虽然可得到300V左右的源漏极耐压Bvds，但存在接通电阻高的问题。因此，本发明者对将该HV-PchMOS进行DMOS化进行了研究，出现了源极-漏极耐压Bvds因DMOS化而降低的问题。
发明内容
本发明的目的在于，提供一种高耐压MOS晶体管，其具有300V左右的高的源极-漏极耐压Bvds，并且具有低的接通电阻。
本发明半导体装置的主要特征在于，具备经由栅极绝缘膜形成于第一导电型半导体层上的栅极电极；与所述栅极电极的一侧的端部相邻形成的第二导电型源极层；从所述源极层侧向所述栅极电极下方延伸的第一导电型体层；从所述栅极电极另一侧的端部离开而形成的第二导电型第一漂移层；比所述第一漂移层更深地扩散到所述半导体层中，并从所述第一漂移层的下方向所述栅极电极下方延伸，在该栅极电极下方与所述体层形成结的第二导电型第二漂移层。
根据本发明，可通过将高耐压MOS晶体管进行DMOS化而进行低接通电阻化。另外，通过使第一漂移层从栅极电极的端部离开来克服因DMOS化而产生的源极-漏极耐压Bvds的降低。
本发明半导体装置的其它主要特征在于，具备经由栅极绝缘膜形成于第一导电型半导体层上的栅极电极；与所述栅极电极的一侧的端部相邻形成的第二导电型源极层；从所述源极层侧向所述栅极电极下方延伸的第一导电型体层；从所述栅极电极的另一侧的端部离开而形成的第二导电型第一漂移层；比所述第一漂移层更深地扩散到所述半导体层中，并从所述第一漂移层的下方向所述栅极电极下方延伸，在该栅极电极下方与所述体层形成结的第二导电型第二漂移层，在所述第二漂移层的下部形成有凹部。
本发明中，在第一漂移层从栅极电极的端部离开的DMOS化结构中，通过在第二漂移层的下部形成凹部，进一步提高源极-漏极耐压Bvds。
根据本发明，可提供具有300V左右的高的源极-漏极耐压Bvds，并且具有低的接通电阻的高耐压MOS晶体管。
图1是说明本发明第一实施例的半导体装置的制造方法的剖面图；图2是说明本发明第一实施例的半导体装置的制造方法的剖面图；图3是说明本发明第一实施例的半导体装置的制造方法的剖面图；图4是说明本发明第一实施例的半导体装置的制造方法的剖面图；图5是说明本发明第一实施例的半导体装置的制造方法的剖面图；图6是说明本发明第一实施例的半导体装置的制造方法的剖面图；图7是说明本发明第一实施例的半导体装置的制造方法的剖面图；图8是说明本发明第一实施例的半导体装置的制造方法的剖面图；图9是说明本发明第一实施例的半导体装置的制造方法的剖面图；图10是说明本发明第一实施例的半导体装置的制造方法的剖面图；图11是说明本发明第二实施例的半导体装置的制造方法的剖面图；图12是说明本发明第二实施例的半导体装置的制造方法的剖面图；图13是说明本发明第二实施例的半导体装置的制造方法的剖面图；图14是说明本发明第二实施例的半导体装置的制造方法的剖面图；图15是说明本发明第二实施例的半导体装置的制造方法的剖面图；图16是表示源极漏极电流Ids0和第二漂移层形成用离子注入的硼dose量的关系的图；图17是跨导gm和第二漂移层形成用离子注入的硼dose量的关系的图；图18是源极-漏极耐压Bvds和第二漂移层形成用离子注入的硼dose量的关系的图；图19是现有例的半导体装置的剖面图；图20是参考例的半导体装置的剖面图。
附图标记说明50单晶半导体衬底51外延半导体层52埋入半导体层
53 栅极绝缘膜54 栅极电极55 源极层56 N型阱层57 漂移层58 漏极层59 第一层间绝缘膜60 第一场电极61 第二层间绝缘膜62 第二场电极63 体层64、64A第二漂移层65 第一漂移层70虚设氧化膜71、72、73、74、75、76光致抗蚀剂层71A光致抗蚀剂片CH1、CH2 沟道区域Leff1、Leff2 实效沟道长度OF 偏移长度R 凹部SL 缝隙具体实施方式
在对本发明实施例进行说明之前，先参照图20对将图19的现有高耐压MOS晶体管(现有的HV-PchMOS)进行DMOS化的、参考例的高耐压MOS晶体管进行说明。该高耐压MOS晶体管中，形成有从源极层55侧向栅极电极54下方延伸的N型基体层(N+D)63。另外，还形成有比第一漂移层57更深地扩散到半导体层51中，并从第一漂移层57的下方向栅极电极54的下方延伸，并在该栅极电极54的下方与体层63形成PN结的P型第二漂移层(SP+L)64。该第二漂移层64和源极层55之间的体层63的表面成为沟道区域CH2。而且，沟道区域CH2的长度为实效沟道长度Leff2。
根据该DMOS结构，与现有的HV-PchMOS(图19)相比，实效沟道长度Leff2缩短(Leff2＜Leff1)，在第一漂移层57的基础上，第二漂移层64于其下方更深地形成，因此，载流子的漂移通路变宽，从而可降低接通电阻。根据试验，第二漂移层64的经离子注入的硼dose量增加，同时源极漏极电流Ids0及跨导(トランスコンダクタンス)gm增加(参照图16、图17的将以□表示的测定点连接的线)。但是，若硼dose量为2.5E+12/cm2(＝2.5×1012/cm2)以上，具有源极-漏极耐压Bvds急剧降低的问题(参照图18的将以□表示的测定点连接的线)。
其原因是，随着硼dose量的增加，接近栅极电极54的左端部的、第一漂移层57端部P的浓度升高，在该端部P产生电场集中，且产生击穿。
(第一实施例)因此，在本实施例中，如图10所示，使第一漂移层65从容易产生电场集中的栅极电极54的左端部E1离开而形成。第一漂移层65的右端部E3和栅极电极54的左端部E1的距离为偏移长度OF。第一漂移层65的右端部E3优选配置于栅极电极54的左端部E1和第一场电极60的左端部E2之间。当第一漂移层65的右端部E3从第一场电极60的左端部E2向左离开(偏移长度OF大)时，接通电阻过高。另一方面，当第一漂移层65的右端部E3离栅极电极54的左端部E1过近(偏移长度OF小)时，产生源极-漏极耐压Bvds的降低。
因此，第一漂移层65的右端部E3优选配置于栅极电极54的左端部E1和第一场电极60的左端部E2的中央位置。例如，若栅极电极54的左端部E1和第一场电极60的左端部E2之间为12μm，则通过将第一漂移层65的右端部E3配置于其中央，使偏移长度OF为6μm。
根据这样的设计，与偏移长度OF为0μm的DMOS结构(图20)相比，源极漏极电流Ids0及跨导gm减少(参照图16、图17的将以△表示的测定点连接的线)。但是，其在可以容许的范围内，且可通过增加硼dose量补偿。此外，若硼dose量为2.5E+12/cm2以下，则源极漏极耐压Bvds不产生降低(参照图18的将以△表示的测定点连接的线)。
其次，参照附图对本实施例的高耐压MOS晶体管的制造方法进行说明。如图1所示，向P型单晶半导体衬底(例如硅单晶衬底)50的表面高浓度地离子注入N型杂质，在其表面使N型外延半导体层51外延生长。这样，在单晶半导体衬底50和外延半导体层51的界面形成N+型埋入半导体层51。在外延半导体层51的表面形成热氧化得到的虚设(ダミ)氧化膜70。
其次，如图2所示，在虚设氧化膜70上选择性形成光致抗蚀剂层71，以该光致抗蚀剂层71为掩模，通过离子注入硼(B+)在高耐压MOS晶体管的形成区域形成第二漂移层64。其次，如图3所示，在将光致抗蚀剂层71及虚设氧化膜70除去后，通过热氧化形成具有约90nm膜厚的栅极绝缘膜53，在该栅极绝缘膜53上形成具有约400nm膜厚的栅极电极54。栅极电极54由多晶硅、高融点金属硅化物等形成。
其次，如图4所示，从栅极电极54的一部分上以覆盖在栅极电极54左侧的第二漂移层64上的方式形成光致抗蚀剂层72，以栅极电极54及光致抗蚀剂层72为掩模，在栅极电极54右侧的外延半导体层51的表面离子注入磷(P+)，形成N型体层63。磷(P+)的dose量约为1×1013/cm2。栅极电极54右侧的第二漂移层64通过磷(P+)补偿。其次，如图5所示，除去光致抗蚀剂层72，形成具有对应于图10的漏极层58的形成区域的开口的光致抗蚀剂层73。以该光致抗蚀剂层73为掩模，通过离子注入硼(B+)而形成漏极层58的P+D层。硼(B+)的dose量约为1×1013/cm2。
其次，如图6所示，以1180℃的温度，在N2气氛中进行四小时的热扩散。由此，第二漂移层64、体层63及P+D层深度扩散，体层63和第二漂移层64在栅极电极54的下方形成PN结。其次，如图7所示，从体层63上直到栅极电极54左侧的第二漂移层64的一部分上形成光致抗蚀剂层74，以该光致抗蚀剂层74为掩模，通过离子注入硼(B+)形成第一漂移层65。第一漂移层65的右端部E3和栅极电极54的左端部E1之间为偏移长度OF。其次，如图8所示，在除去光致抗蚀剂层74后，形成光致抗蚀剂层75，以该光致抗蚀剂层75为掩模，通过离子注入硼(B+)，在P+D层中形成SP+D层。然后，将光致抗蚀剂层75除去，在1050℃的温度下进行五小时的热扩散，或在1100℃的温度下进行90分钟的热扩散。
其次，如图9所示，形成具有与漏极层58的PSD层形成区域、源极层55的形成区域对应的开口的光致抗蚀剂层76，以该光致抗蚀剂层76为掩模，通过离子注入硼(B+)，形成漏极层58的PSD层、源极层55。硼(B+)的dose量约为1×1015/cm2。
其次，如图10所示，在将光致抗蚀剂层76除去后，形成经由第一层间绝缘膜59从栅极电极54的一部分上向第一漂移层65上延伸的第一场电极60、和经由第二层间绝缘膜61从第一场电极60的一部分上向第一漂移层65上延伸的第二场电极62。第一及第二层间绝缘膜59、61的膜厚约为1000nm。另外，第一及第二场电极60、62由铝或铝合金这样的导电材料构成。
(第二实施例)根据第一实施例，在DMOS结构中，通过将第一漂移层65从栅极电极54的左端部E1离开而配置，可提高源极-漏极耐压Bvds。但是，如图18所示，当用于形成第二漂移层64的离子注入的硼dose量为3.0E+12/cm2(＝3.0×1012/cm2)以上时，源极-漏极耐压Bvds降低。已知其原因在于，在与第一场电极60的左端部E2和第二场电极62的左端部E4之间对应的区域产生PN结的击穿。在第一实施例中，认为是由于使第一漂移层65从栅极电极54的左端部E1离开，故在栅极电极54的端部的击穿不会产生，取而代之，在与第一场电极60的左端部E2和第二场电极62的左端部E4之间对应的区域，由于第二漂移层64的浓度提高，耗尽层难以扩展，会产生PN结的击穿。
因此，在本实施例中，如图15所示，通过在与第一场电极60的左端部E2和第二场电极的左端部E4之间对应的区域，在第二漂移层64A的下部形成凹部R，提高源极-漏极耐压Bvds。这是因为，由于在第二漂移层64A的凹部R，P型杂质浓度局部降低，并且第二漂移层64A的凹部R和外延半导体层51的PN结面积也增大，因此，在施加漏极电压时，耗尽层的扩展增大。
第二漂移层64A的凹部R如下形成。首先，如图11所示，在通过离子注入而形成第二漂移层64A时，通过事先形成光致抗蚀剂片71A，在该光致抗蚀剂片71A的下方形成与该光致抗蚀剂宽度对应的缝隙SL。然后，只要进行与第一实施例相同的工序即可。即，如图12所示，形成栅极电极54，如图13所示，形成体层63。然后，在形成P+D层之后，如图14所示，如上所述，以1180℃的温度在N2气氛中进行四小时的热扩散。通过进行该热扩散，引起硼的横向扩散，缝隙SL的宽度变窄，最终缝隙SL的上部被硼填埋，在第二漂移层64A的下部形成凹部R。
根据该高耐压MOS晶体管，与偏移长度OF为6μm的第一实施例(图10)相比，源极漏极电流Ids0及跨导gm减少。图16、图17中，以×表示的测定点表示偏移长度OF为6μm，缝隙SL的长度为4μm的情况，以○表示的测定点表示偏移长度OF为6μm，缝隙SL的长度为6μm的情况。但是，源极漏极电流Ids0及跨导gm的降低在可容许的范围内，可通过增加硼dose量进行补偿。另外，如图18所示，确认了将硼dose量增加到3.5E+12/cm2，源极-漏极耐压Bvds不会产生降低(参照图18的将由×、○表示的测定点连接的线)。
另外，在第二漂移层64A的下部，若凹部R的位置位于与第一场电极60的左端部E2和第二场电极的左端部E4之间对应的区域，则也确认了源极漏极耐压Bvds不会低于300V。
权利要求
1.一种半导体装置，其特征在于，具备经由栅极绝缘膜形成于第一导电型半导体层上的栅极电极；与所述栅极电极的一侧的端部相邻形成的第二导电型源极层；从所述源极层侧向所述栅极电极下方延伸的第一导电型体层；从所述栅极电极另一侧的端部离开而形成的第二导电型第一漂移层；比所述第一漂移层更深地扩散到所述半导体层中，并从所述第一漂移层的下方向所述栅极电极下方延伸，在该栅极电极下方与所述体层形成结的第二导电型第二漂移层。
2.如权利要求1所述的半导体装置，其特征在于，具备从所述栅极电极的一部分上延伸到所述第一漂移层的一部分上的第一场电极、和从所述第一场电极的一部分上延伸到所述第一漂移层上的第二场电极。
3.如权利要求2所述的半导体装置，其特征在于，所述第一漂移层的一端部配置于所述栅极电极的另一侧的端部和所述第一场电极的所述第一漂移层上的一端部的大致中央。
4.一种半导体装置，其特征在于，具备经由栅极绝缘膜形成于第一导电型半导体层上的栅极电极；与所述栅极电极的一侧的端部相邻形成的第二导电型源极层；从所述源极层侧向所述栅极电极下方延伸的第一导电型体层；从所述栅极电极的另一侧的端部离开而形成的第二导电型第一漂移层；比所述第一漂移层更深地扩散到所述半导体层中，并从所述第一漂移层的下方向所述栅极电极下方延伸，在该栅极电极下方与所述体层形成结的第二导电型第二漂移层，在所述第二漂移层的下部形成有凹部。
5.如权利要求4所述的半导体装置，其特征在于，具备从所述栅极电极的一部分上延伸到所述第一漂移层上的第一场电极、和从所述第一场电极的一部分上延伸到所述第一漂移层上的第二场电极，所述第二漂移层的凹部在与所述第一场电极及所述第二场电极的所述第一漂移层上的一端部之间对应的区域形成。
6.如权利要求1、2、3、4、5中任一项所述的半导体装置，其特征在于，具备与所述第一漂移层及所述第二漂移层接触的漏极层。
7.如权利要求1、2、3、4、5中任一项所述的半导体装置，其特征在于，所述半导体层是在第二导电型单晶半导体基板上外延生长的外延半导体层，在所述单晶半导体层和所述半导体层的界面形成有浓度比所述半导体层更高的第一导电型埋入半导体层。
8.如权利要求2、3、5中任一项所述的半导体装置，其特征在于，所述第一场电极及所述第二场电极被设定为与所述源极层同电位。
9.一种半导体装置的制造方法，其特征在于，包括在第一导电型半导体层上形成具有缝隙的第二导电型的第二漂移层的工序；在所述第二导电型第二漂移层上形成栅极绝缘膜的工序；在所述栅极绝缘膜上形成栅极电极的工序；向所述栅极电极的源极侧导入第一导电型杂质的工序；使所述第一导电型杂质向所述栅极电极的下方热扩散，形成与所述第二漂移层形成结的第一导电型体层，并且利用该热处理在所述第二漂移层的下方形成与所述缝隙对应的凹部的工序；在所述第二漂移层的表面形成从所述栅极电极的漏极侧一端部离开的第二导电型的第一漂移层的工序；在所述体层的表面形成第二导电型源极层的工序。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，包括形成从所述栅极电极的一部分上延伸到所述第一漂移层上的第一场电极的工序；形成从所述第一场电极的一部分上延伸到所述第一漂移层上的第二场电极的工序；所述第二漂移层的凹部在与所述第一场电极及所述第二场电极的所述第一漂移层上的一端部之间对应的区域上形成。
全文摘要
本发明涉及一种高耐压MOS晶体管，其具有300V左右的高的源极－漏极耐压Bvds，并且具有低的接通电阻。形成有从源极层(55)侧向栅极电极(54)下方延伸的N型体层(63)。形成有比第一漂移层(65)更深地扩散到外延半导体层(51)中，并从第一漂移层(65)的下方向栅极电极(54)的下方延伸，在该栅极电极(54)的下方与体层(63)形成PN结的P型第二漂移层(64)。该第二漂移层(64)和源极层(55)之间的体层(63)的表面成为沟道区域(CH2)。第一漂移层(65)形成为从容易产生电场集中的栅极电极(54)的左端部(E1)离开。
文档编号H01L21/336GK101026191SQ20071008495
公开日2007年8月29日 申请日期2007年2月17日 优先权日2006年2月24日
发明者田中秀治, 菊地修一, 中谷清史, 吉武和广 申请人:三洋电机株式会社