专利名称：用来在蚀刻工序期间淀积保护层的方法及设备的制作方法
技术领域：
本发明涉及一种根据权利要求1的前序的方法和根据权利要求13的前序的设备。
背景技术：
在半导体工业中对材料进行构图的过程中，蚀刻工艺，特别是干法蚀刻工艺，通常被用来构图衬底。等离子体蚀刻是一种典型的干法蚀刻工艺，在等离子体蚀刻的过程中利用等离子体来实现材料去除。等离子体蚀刻包括例如反应离子蚀刻(RIE)，其中除了离子轰击之外，所使用的气体气氛的反应成分也起一定的作用。特别是各向异性蚀刻可以通过反应离子蚀刻来实现。等离子体蚀刻还包括ICP(感应耦合等离子体)方法。MERIE(MERIE磁增强RIE)、RIE、ECR(电子回旋共振)、螺旋波源(helicon source)和ICP方法的组合也是可以的。
例如干法蚀刻工艺的典型应用是蚀刻沟槽(例如在DRAM芯片中的存储单元所需的深沟槽结构)。
因为蚀刻介质必须长时间作用于在特定环境下被预先构图的衬底，所以深沟槽结构蚀刻需要相对长的蚀刻工序。然而在这种情况下，蚀刻介质不但以需要的方式作用于将要被蚀刻的深沟槽结构的区域，而且还作用于其他区域，特别是实际上不应被该蚀刻影响的平面区域。由于这个原因，所以试图通过工艺优化、这里达到的极限来改善蚀刻的选择性。此外，可以尝试对实际上本不应受到蚀刻影响的区域施加相对厚的掩模层。作为替换，可以尝试无论如何使现在的掩模层更厚以在蚀刻过程中保护下面的层。
所有这些方法都增加了工艺的复杂性。
发明内容
本发明基于下述目的提供正是在长蚀刻时间的情况下，保护衬底的特定部分不受蚀刻介质的影响并且能够蚀刻深结构的方法和设备。
本发明涉及一种用于在制造半导体部件的过程中，特别是在制造DRAM芯片的过程中，在等离子体蚀刻工序期间在材料上淀积保护层的方法，其特征在于，该等离子体具有至少一个前体，其在等离子体蚀刻工序期间连同该等离子体的成分(constituent)一起在所述材料的平面区域上至少部分地形成保护层。
平面保护层的形成在不需要改变层体系的情况下提高了蚀刻选择性。给定相同的掩模层厚度，可以在蚀刻工序期间提高最大可能的深宽比(aspect ratio)。
下面参考附图利用多个示例性实施例来更详细地解释本发明，其中图1沿截面示出沟槽结构的蚀刻的示意图；图2A-E示出保护层的淀积速率作为源功率，磁通量密度，前体流量(SiCl4)，压强以及氧气流量的函数的测量结果；图3A，B示出在没有同时淀积蚀刻掩模的情况下的蚀刻结果(图3A衬底的中心，图3B衬底的边缘)；图4A，B示出本发明的实施例的蚀刻结果(图4A衬底的中心，图4B衬底的边缘)；图5示出用于执行根据本发明的方法的设备的实施例的示意图。
具体实施例方式
图1示意性地示出材料30中的沟槽结构20。这里假设该材料30是用来制造DRAM芯片的硅晶片。该硅晶片具有300mm的直径。
这里的沟槽结构20为存储单元的深沟槽结构，具有约为55的深宽比。
通过借助等离子体10的干法蚀刻步骤，以HBr、NF3作为蚀刻介质，所述深沟槽结构20被引入到所述材料30中。由于深沟槽结构20的蚀刻要花费相对长的时间，因此通过该蚀刻工序将除去位于图1中深沟槽结构20的左边和右边的水平层的表面。
根据这里所示的本发明的实施例，有针对性地将前体1添加到等离子体10，该前体与等离子体10中的成分(O2)一起反应，从而保护层2以平面的形式形成于所述材料30上。在这种情况下，平面是指所述淀积发生在材料30的水平区域上，所述水平区域与所述沟槽结构20的主方向基本上垂直。在该工艺过程中，淀积在深沟槽结构的区域中的材料再一次被部分地除去。
在这里所示的示例性实施例中，前体1为SiCl4，其与等离子体10中的氧进行反应以淀积平面SiO2保护层2于所述材料30上。在这种情况下，必要的是在实际的蚀刻工序期间发生所述保护层2的淀积，因此虽然所述保护层2可能在蚀刻过程中受到侵蚀，但是保护层2总是至少部分地被重新生成。
对于这里所示的示例性实施例以下为典型的工艺参数。
单位sccm是等离子体技术中用于流量的常用单位，其表示在标准条件下的cm3/min。
这里提到的值适用于处理300mm晶片的典型反应器容量。对于更大或更小的晶片直径，所述流量必须相应地按比例进行调整。
根据操作特性，保护层2可以在整个蚀刻工序期间连续地或者分阶段地淀积。在这种情况下，分阶段意味着在蚀刻工序期间淀积工序有时会被中断，特别是被周期性地中断。
图2a到2e均示出了工艺参数对SiCl4淀积速率的影响，也就是对保护层2的淀积的影响。
在这种情况下，显然除了进入等离子体腔室41(参见图5)的SiCl4的流量(参见图2c)以外，其他工艺参数对保护层2的淀积速率没有相当大的影响。无论源功率(图2a)、磁场密度(图2b)、压强(图2d)还是氧气流量(图2e)都对保护层2的淀积没有显著影响。
由于这种不相关联(decoupling)，可以有针对性地控制平面保护层2的生长。这更加适用，因为淀积速率对SiCl4流量的依赖性基本上为线性的。因此这种认识能够在等离子体蚀刻腔室41(参见图5)中实现有针对性地控制。
图3示出了通过硅衬底的两个截面，图3a所示为从晶片中心的截面图，图3b所示为从晶片边缘的截面图。在右边与所述图示相邻的用粗边框标记的区域均示出细节放大。
示出了蚀刻到硅衬底30内的深沟槽结构20。深沟槽结构20的深度在6.58μm和7.23μm之间。这里深宽比大约是55，也就是说大于50。在图3a和3b中可以看出掩模层已根本不再存在。如果蚀刻工序继续进行，那么它将蚀刻到材料30本身中，由此深沟槽结构20的蚀刻深度将受到限制。否则所述结构将被破坏。
与图3相类似，图4示出了通过硅衬底(具有300mm的直径的硅晶片)的两个截面，图4a所示为从晶片中心的截面图，图4b所示为从晶片边缘的截面图。在这种情况下，也将深沟槽结构20引入硅衬底30中，但是借助的是结合图1所描述的根据本发明的方法的实施例。深沟槽结构20的深宽比可以与图3中的结构的深宽比相比较。
与图3相比，图4揭示出(尤其是在均在所述图示的右边用粗边框标记的细节放大中)，在根据本发明的方法的情况下，由SiO2构成的平面保护层2淀积在表面上。在这种情况下，所述保护层2具有在430和460nm之间的厚度。通过在蚀刻工序期间有针对性地添加前体1形成的该保护层2保护了下面的层，由此可以省去复杂的工艺或材料优化。由于保护层2，能够实现更长时间地蚀刻，由此能够制造更深的深沟槽结构20。实现了选择性的改善。因此可以制造具有较小的空间需求和良好的存储容量的存储单元。
这里在SiCl4用作前体1的示例性实施例的基础上描述本发明。然而，原则上其他化合物或化合物的混合物也适合于作为前体。在释放硅的前体的情况下，这些将是例如具有下列经验公式的化合物SiAxHy，其中x＝0，…，4，y＝0，…，4及x+y＝4且A＝Cl或者A＝F，尤其是SiH4，SiF4或者SiH2Cl2。
也可以使用其他材料例如由Al2O3，AlN，TiO或TiN来制造保护层2。原则上，也可以使用不同保护层2的相互组合。
然而，此外也可以使用其他的材料作为衬底30。
此外，这里基于深沟槽结构20的制造来说明本发明。然而在蚀刻过程中形成或获得的保护层2也能够被用于制造半导体部件的其他结构。在需要长时间蚀刻的地方本发明的优点特别明显。因此，保护层2也能够被设置在被蚀刻到材料30中的具有高深宽比的隆起(ridge)的尖端上。
图5示意性地示出用于例如本身公知的MER正工艺的等离子体腔室41，因此这里仅讨论本发明所必需的部件。
其中将要蚀刻沟槽结构20(这里未示出)的硅晶片30被设置在等离子体腔室41中，等离子体腔室41被具体实施为具有两个电极31、32的平行板反应器。所述等离子体蚀刻腔室41具有供例如HBr的蚀刻介质3使用的入口42和连接到真空泵的出口44。
等离子体10在等离子体腔室41中的电极31、32之间产生。借助横向设置的磁线圈施加透过等离子体10的场B。这是RIE工艺的磁增强的源。MERIE工艺的特点在于可以以高蚀刻速率进行高度各向异性蚀刻。
将1至3种频率的射频源46耦接至等离子体蚀刻腔室41的下电极32。
图5所示的实施例具有用于前体1流入的连接43，这里前体1为SiCl4。在这种情况下该流入经由阀45以可调节的方式连接到控制装置40。如结合图2a至2e所示的，前体1的流量对于平面保护层2的淀积速率来说是非常有效的受控变量。原则上，如果合适的话，例如采用计算机形式的控制装置40连接至等离子体腔室41，以确定用于驱动所述前体1的流量的工艺数据。
虽然在此基于MERIE工艺描述了该方法，但是也可以使用ICP(感应耦合等离子体)、其他RIE、ECR(电子回旋共振)、螺旋波源和ICP方法。
参考标记列表1 前体，例如释放硅的化合物2 保护层，例如SiO2，类似SiO2的化合物3 蚀刻介质10 等离子体20 沟槽结构，例如深沟槽结构30 材料，例如硅晶片31 电极
32 电极40 控制装置41 等离子体腔室42 蚀刻剂的入口43 前体的入口44 出口45 阀46 磁线圈47 射频源B 磁场
权利要求
1.用于在制造半导体部件的过程中，特别是在制造DRAM芯片的过程中，在等离子体蚀刻工序期间在材料上淀积保护层的方法，其特征在于，该等离子体(10)具有至少一个前体(1)，其在等离子体蚀刻工序期间连同该等离子体(10)的成分一起在所述材料(30)的平面区域上至少部分地形成保护层(2)。
2.根据权利要求1的方法，其特征在于具有下述经验公式的气态分子的至少一个释放硅的前体(1)SiAxHy，其中x＝0，…，4，y＝0，…，4及x+y＝4且A＝Cl或者A＝F，尤其是SiH4、SiCl4、SiF4或者SiH2Cl2。
3.根据权利要求1或2的方法，其特征在于至少一个释放钛或铝的前体(1)，尤其是TiCl4或者Al2Cl6。
4.根据前述权利要求中的至少一个的方法，其特征在于等离子体(10)中的蚀刻介质具有HCl、SF6、Cl2、HBr、NF3和/或O2中的至少一部分。
5.根据前述权利要求中的至少一个的方法，其特征在于等离子体(10)与至少一个含有硅的前体(1)一起反应以利用不带电荷的SiO2化合物和/或不带电荷的SiO2类似物和/或氮化硅化合物形成保护层(2)。
6.根据前述权利要求中的至少一个的方法，其特征在于等离子体(10)与至少一个含有钛的前体(1)一起反应以利用不带电荷的TiO2和/或TiN化合物形成保护层(2)。
7.根据前述权利要求中的至少一个的方法，其特征在于等离子体(10)与至少一个含有铝的前体(1)一起反应以利用不带电荷的Al2O3和/或AlN化合物形成保护层(2)。
8.根据前述权利要求中的至少一个的方法，其特征在于所述保护层(2)在蚀刻工序期间连续地或分阶段地形成。
9.根据前述权利要求中的至少一个的方法，其特征在于通过至少一个前体(1)的流量控制所述保护层(2)的淀积速率。
10.根据前述权利要求中的至少一个的方法，其特征在于所形成的保护层(2)被部分地蚀刻。
11.根据前述权利要求中的至少一个的方法，其特征在于前体(1)的流量，特别是SiCl4的流量，在3和50sccm之间，特别是在5和30sccm之间。
12.根据前述权利要求中的至少一个的方法，其特征在于所述蚀刻工序在所述材料中形成沟槽结构(20)，特别是深沟槽结构(20)或隆起结构，所述结构的深宽比为10至150，特别是在40和80之间。
13.用于在制造半导体部件的过程中，特别是在制造DRAM芯片的过程中，在等离子体蚀刻工序期间在材料上淀积保护层的设备，其特征在于，用于将至少一个前体(1)给送到等离子体(10)中的装置，在该情况下，在该等离子体蚀刻工序期间，借助该至少一个前体(1)连同等离子体(10)的成分，保护层(2)可以至少部分地淀积在所述材料(30)的平面区域上。
14.根据权利要求13的设备，其特征在于用于有针对性地控制该至少一个前体(1)的流量以便设置在所述材料(30)上的淀积速率的控制装置(40)。
全文摘要
用来在蚀刻工序期间淀积保护层的方法及设备。用于在制造半导体部件的过程中，特别是在制造DRAM芯片的过程中，在等离子体蚀刻工序期间在材料上淀积保护层的方法的特征在于等离子体(10)具有至少一个前体(1)，其在等离子体蚀刻工序期间连同等离子体(10)的成分一起在所述材料(30)的平面区域上至少部分地形成保护层(2)。用于在制造半导体部件的过程中，在等离子体蚀刻工序期间在材料上淀积保护层的设备的特征在于用于将至少一个前体(1)给送到等离子体(10)中的装置，在该情况下，在该等离子体蚀刻工序期间，借助该至少一个前体(1)连同等离子体(10)的成分，保护层(2)可以至少部分地淀积在所述材料(30)的平面区域上。
文档编号H01L21/02GK101083207SQ200710109720
公开日2007年12月5日 申请日期2007年4月2日 优先权日2006年3月31日
发明者A·亨克, S·韦格 申请人:奇梦达股份公司