专利名称：多层纳米晶浮栅结构的非挥发性存储器及其制备方法
技术领域：
本发明涉及集成电路中的非挥发性存储器技术领域，尤其涉及一种多 层纳米晶浮栅结构的非挥发性存储器及其制备方法。
背景技术：
近年来，集成电路中存储器的增长速度已超过逻辑电路，存储器占芯
片面积的比例己由1999年的20%增至2005年的71%，而逻辑电路则由 1999年的66%降到2005年的16%。
在存储器产品中，市场需求增长最快的是非挥发存储器。闪存(Flash Memory)作为非挥发性存储器的典型器件，目前已广泛应用于U盘、MP3 播放器及手机等多种手持移动存储电子产品中。然而目前广泛被工业界所 采用的闪存器件结构在向纳米特征尺寸发展的同时，在存储时间和功耗等 方面面临着严峻的挑战。
而基于纳米晶的浮栅结构的非挥发性存储器是一种分立存储机制，电 荷被存储在独立的纳米晶粒上，纳米晶粒之间是被介质层隔幵的。因此， 避免了由于隧穿层上的缺陷导致整个器件信号丢失的情况，增强了电荷保 持能力。
图1为常规纳米晶浮栅存储器的截面示意图。参照图1，常规纳米晶 浮栅存储器包括P型半导体衬底3，在半导体硅衬底3中掺杂形成的n型 源极1和漏极2，源漏极之间即为沟道4，沟道上方生长隧穿氧化层5，纳 米晶粒6淀积在隧穿氧化层之上，然后覆盖以控制氧化层7和栅极8。
在这样的纳米晶浮栅存储器中，电荷直接隧穿注入纳米晶粒从而导致 器件阈值电压的改变。然而，目前纳米晶粒存储器的电荷存储时间，存储 窗口还没有达到工业量产的需求，急需基于新结构纳米晶浮栅存储器的出 现。
发明内容
(一) 要解决的技术问题
有鉴于此，本发明的一个目的在于提供一种多层纳米晶浮栅结构的非 挥发性存储器，以解决单层纳米晶浮栅存储器的编程时间(或电压)与存 储时间之间的矛盾，在较短的编程时间前提下提升器件的存储时间。
本发明的另一个目的在于提供一种制备多层纳米晶浮栅结构非挥发 性存储器的方法，以制备能够解决单层纳米晶浮栅存储器的编程时间(或 电压)与存储时间之间的矛盾的非挥发性存储器。
(二) 技术方案
为达到上述一个目的，本发明提供了一种多层纳米晶浮栅结构的非挥 发性存储器，该非挥发性存储器包括
用于支撑整个非挥发性存储器的半导体衬底11; 在半导体衬底11中掺杂形成源极9和漏极10; 在源极9和漏极IO之间的沟道12; 位于沟道12上的隧穿氧化层13;
用于控制多层纳米晶浮栅结构氧化的控制氧化层14; 位于控制氧化层14上的栅电极16; 其特征在于，该非挥发性存储器进一步包括
位于隧穿氧化层13与控制氧化层14之间的多层纳米晶浮栅结构15，
用于作为非挥发性存储器的浮栅存储单元。
上述方案中，所述多层纳米晶浮栅结构15为纳米晶粒层与氧化层依
次交互叠加而成的多层结构。
上述方案中，所述半导体衬底为P型半导体硅衬底，或为N型半导体 硅衬底。
上述方案中，所述纳米晶为金属纳米晶粒，或为半导体纳米晶粒，或 为不同材料形成的纳米异质晶粒。
上述方案中，所述金属纳米晶粒为W、 Ti、 Ni、 Au、 Co或Pt材料形 成的纳米晶粒，所述半导体纳米晶粒为硅、锗或硫化镉材料形成的纳米晶 粒，所述不同材料形成的纳米异质晶粒为锗/硅纳米异质晶粒。
为达到上述另一个目的，本发明提供了一种制备多层纳米晶浮栅结构 非挥发性存储器的方法，该方法包括-
在半导体衬底中掺杂形成源极和漏极，在源极与漏极之间形成沟道， 沟道上方形成隧穿氧化层；
在隧穿氧化层上制备一层纳米晶颗粒，然后在纳米晶颗粒上覆盖以一 层氧化层薄膜，接着再在氧化层薄膜上制备一层纳米晶颗粒，同样也在纳 米晶颗粒上覆盖以一层氧化层薄膜，……，依次一层纳米晶颗粒一层氧化
物薄膜交互叠加，形成多层纳米晶浮栅结构；
最后在形成的多层纳米晶浮栅结构上依次覆盖一层控制氧化层和一 层栅电极。
上述方案中，所述半导体衬底为p型半导体硅衬底，所述掺杂形成的
源极和漏极为N型的源极和漏极。
上述方案中，所述纳米晶颗粒为金属纳米晶颗粒，所述在隧穿氧化层 上制备一层纳米晶颗粒采用电子束蒸发与快速热退火相结合的工艺进行。
上述方案中，所述金属纳米晶颗粒直径在5nm至10nm之间，面密度 为101Qcm-2。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果
1、 本发明提供的多层纳米晶浮栅结构的非挥发性存储器，采用多层 纳米晶结构替代传统的单层纳米晶结构作为浮栅存储单元，在固定的单元 面积下有效的提高了纳米晶粒的数量，从而在同样的工作电压下，增大器 件的存储窗口；并且，由于库仑阻塞效应的影响，减小了器件的漏电流， 提升了器件的存储时间，解决了纳米晶粒浮栅存储器的编程时间(或电压) 与存储时间之间的矛盾。
2、 利用本发明，由于应用多层纳米晶结构的多层势垒作为浮栅存储 单元，从而可以在同样的面积下提高电荷的存储量，大大增加存储窗口， 使得浮栅结构的存储器可以实现高密度集成。
3、 本发明提供的多层纳米晶浮栅结构的非挥发性存储器，具有制作 工艺简单灵活、读写电压低、编程时间短、存储窗口大、存储时间长、集
成密度高等诸多优点。
图1为常规纳米晶浮栅存储器的截面示意图2为本发明提供的多层纳米晶浮栅结构非挥发性存储器的结构示意
图3为本发明提供的具有多层纳米晶浮栅结构非挥发性存储器的能带 示意图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。
如图2所示，图2为本发明提供的多层纳米晶浮栅结构非挥发性存储
器的结构示意图，该非挥发性存储器包括用于支撑整个非挥发性存储器 的半导体衬底ll;在半导体衬底11中掺杂形成源极9和漏极10;在源极 9和漏极10之间的沟道12;位于沟道12上的隧穿氧化层13;用于控制多 层纳米晶浮栅结构氧化的控制氧化层14;位于隧穿氧化层13与控制氧化
层14之间的多层纳米晶浮栅结构15;位于控制氧化层14上的栅电极16。 其中，所述多层纳米晶浮栅结构15作为非挥发性存储器的浮栅存储单元。 上述多层纳米晶浮栅结构15为纳米晶粒层与氧化层依次交互叠加而 成的多层结构。
上述半导体衬底为P型半导体硅衬底，或为N型半导体硅衬底。 上述纳米晶为金属纳米晶粒，或为半导体纳米晶粒，或为不同材料形 成的纳米异质晶粒。当纳米晶为金属纳米晶粒时，可以选用W、 Ti、 Ni、 Au、 Co或Pt材料形成的纳米晶粒；当纳米晶为半导体纳米晶粒时，可以 选用硅、锗或硫化镉材料形成的纳米晶粒；当纳米晶为不同材料形成的纳 米异质晶粒时，可以选用锗/硅纳米异质晶粒。
再参照图2，多层纳米晶浮栅结构15镶嵌于隧穿氧化层13和控制氧 化层14之间，置于沟道12的上方，控制栅极16的下方。9、 IO分别为源 极和漏极，11为衬底。由一层纳米晶粒加一层隧穿氧化层依次堆跌起来的
多层纳米晶浮栅结构，在固定的单位面积下有效的提高了纳米晶粒的数 量，解决了由于纳米晶面密度提高困难带来的存储性能的降低的问题，有 效的增大了存储窗口，并且由于库仑阻塞效应的影响，使得漏电流明显降 低，降低了对隧穿氧化层缺陷的要求，进而隧穿氧化层可以进一步减薄， 存储器密度可以进一步提高。同时由于漏电流的明显降低，器件的存储时 间大大加长。
如图3所示，在控制栅极16 B上加上合适的电压后，沟道12B中的 电荷直接隧穿过隧穿氧化层13B，越过多层纳米晶浮栅结构15B中的势垒 存储于15B中的势阱材料中。首先由于多层纳米晶浮栅结构15B中存在多 个势阱，因此在同样的面积下可以存储更多的电荷，从而提高了器件的存 储窗口。其次存储于15B势阱中的电子要隧穿过多层势垒才能回到沟道 12B中，并且由于库仑阻塞效应的影响，存储于15B势阱中电子隧穿回沟 道12B的几率大大降低，从而使得存储时间显著增加。
基于图2所示的多层纳米晶浮栅结构的非挥发性存储器，下面详细介 绍制备多层纳米晶浮栅结构非挥发性存储器的方法，该方法包括在半导 体衬底中掺杂形成源极和漏极，在源极与漏极之间形成沟道，沟道上方形 成隧穿氧化层；在隧穿氧化层上制备一层纳米晶颗粒，然后在纳米晶颗粒 上覆盖以一层氧化层薄膜，接着再在氧化层薄膜上制备一层纳米晶颗粒， 同样也在纳米晶颗粒上覆盖以一层氧化层薄膜，……，依次一层纳米晶颗 粒一层氧化物薄膜交互叠加，形成多层纳米晶浮栅结构；最后在形成的多 层纳米晶浮栅结构上依次覆盖一层控制氧化层和一层栅电极。
再次参照图2，下面结合具体的实施例介绍制备多层纳米晶浮栅结构 非挥发性存储器的方法。本发明提供的具有多层金属纳米晶浮栅结构的非 挥发性存储器包括P型半导体硅衬底11，在半导体硅衬底中掺杂形成n 型源极9和漏极10，源漏极之间即为沟道12，沟道上方为隧穿氧化层13。 应用电子束蒸发与快速热退火相结合的工艺，制备一层金属纳米晶于隧穿 氧化层上，金属纳米晶颗粒直径在5nm至10nm之间，面密度为101QCm—2 以上，然后覆盖以一层致密的氧化层薄膜，接着再用同样的方法在其上制 备一层金属纳米晶颗粒，同样也覆盖一层致密的氧化物薄膜，依次一层金 属纳米晶颗粒一层至夂密氧化物薄膜交互叠加，形成多层金属纳米晶浮栅结
构15。最后覆—盖以控制氧化层14和栅电极16，完成多层金属纳米晶浮栅 结构的非挥发形存储器的制备。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 己，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1、一种多层纳米晶浮栅结构的非挥发性存储器，该非挥发性存储器包括用于支撑整个非挥发性存储器的半导体衬底(11)；在半导体衬底(11)中掺杂形成源极(9)和漏极(10)；在源极(9)和漏极(10)之间的沟道(12)；位于沟道(12)上的隧穿氧化层(13)；用于控制多层纳米晶浮栅结构氧化的控制氧化层(14)；位于控制氧化层(14)上的栅电极(16)；其特征在于，该非挥发性存储器进一步包括位于隧穿氧化层(13)与控制氧化层(14)之间的多层纳米晶浮栅结构(15)，用于作为非挥发性存储器的浮栅存储单元。
2、 根据权利要求1所述的多层纳米晶浮栅结构的非挥发性存储器， 其特征在于，所述多层纳米晶浮栅结构(15)为纳米晶粒层与氧化层依次 交互叠加而成的多层结构。
3、 根据权利要求1所述的多层纳米晶浮栅结构的非挥发性存储器， 其特征在于，所述半导体衬底为P型半导体硅衬底，或为N型半导体硅衬 底。
4、 根据权利要求1所述的多层纳米晶浮栅结构的非挥发性存储器， 其特征在于，所述纳米晶为金属纳米晶粒，或为半导体纳米晶粒，或为不 同材料形成的纳米异质晶粒。
5、 根据权利要求4所述的多层纳米晶浮栅结构的非挥发性存储器， 其特征在于，所述金属纳米晶粒为W、 Ti、 Ni、 Au、 Co或Pt材料形成的 纳米晶粒，所述半导体纳米晶粒为硅、锗或硫化镉材料形成的纳米晶粒， 所述不同材料形成的纳米异质晶粒为锗/硅纳米异质晶粒。
6、 一种制备多层纳米晶浮栅结构非挥发性存储器的方法，其特征在 于，该方法包括在半导体衬底中掺杂形成源极和漏极，在源极与漏极之间形成沟道， 沟道上方形成隧穿氧化层； 在隧穿氧化层上制备一层纳米晶颗粒，然后在纳米晶颗粒上覆盖以一 层氧化层薄膜，接着再在氧化层薄膜上制备一层纳米晶颗粒，同样也在纳 米晶颗粒上覆盖以一层氧化层薄膜，……，依次一层纳米晶颗粒一层氧化 物薄膜交互叠加，形成多层纳米晶浮栅结构；最后在形成的多层纳米晶浮栅结构上依次覆盖一层控制氧化层和一 层栅电极。
7、 根据权利要求6所述的制备多层纳米晶浮栅结构非挥发性存储器的方法，其特征在于，所述半导体衬底为p型半导体硅衬底，所述掺杂形成的源极和漏极为N型的源极和漏极。
8、 根据权利要求6所述的制备多层纳米晶浮栅结构非挥发性存储器 的方法，其特征在于，所述纳米晶颗粒为金属纳米晶颗粒，所述在隧穿氧 化层上制备一层纳米晶颗粒采用电子束蒸发与快速热退火相结合的工艺 进行。
9、 根据权利要求8所述的制备多层纳米晶浮栅结构非挥发性存储器 的方法，其特征在于，所述金属纳米晶颗粒直径在5nm至10nm之间，面 密度为l(Tcm-2。
全文摘要
本发明涉及非挥发性存储器技术领域，公开了一种多层纳米晶浮栅结构的非挥发性存储器，包括用于支撑整个非挥发性存储器的半导体衬底11；在半导体衬底11中掺杂形成源极9和漏极10；在源极9和漏极10之间的沟道12；位于沟道12上的隧穿氧化层13；用于控制多层纳米晶浮栅结构氧化的控制氧化层14；位于控制氧化层14上的栅电极16；位于隧穿氧化层13与控制氧化层14之间的多层纳米晶浮栅结构15，用于作为非挥发性存储器的浮栅存储单元。本发明同时公开了一种制备多层纳米晶浮栅结构非挥发性存储器的方法。本发明解决单层纳米晶浮栅存储器的编程时间/电压与存储时间之间的矛盾，在较短的编程时间前提下提升器件的存储时间。
文档编号H01L21/336GK101383378SQ20071012136
公开日2009年3月11日 申请日期2007年9月5日 优先权日2007年9月5日
发明者明 刘, 琦 刘, 李维龙, 琴 王, 管伟华, 媛 胡, 锐 贾, 陈宝钦, 龙世兵 申请人:中国科学院微电子研究所