专利名称：一种制备单电子晶体管的方法
技术领域：
本发明涉及纳米电子器件及纳米加工技术领域，尤其涉及一种利用底
切(Undercut)技术制备单电子晶体管的方法。
背景技术：
以互补式金属一氧化物一半导体(Complementary Metal-Oxide-Semiconductor ，CMOS)为主流技术的集成电路一直在遵循"摩尔定律" 迅速发展。随着特征尺寸进入到纳米级，传统的CMOS技术面临着越来越 严重的挑战，因此基于新原理的纳米电子器件成为研究的热点。
单电子器件是一种基于量子效应和库仑阻塞效应，通过操作少数电子 输运实现逻辑功能的器件，具有小尺寸、低功耗、高集成度等优点，拥有 十分广阔的应用前景。例如可用来制作单电子存储器、单电子逻辑电路、 电流标准、电阻标准、温度标准、超灵敏静电计、微波或红外探测器等， 因此，单电子器件已经成为未来替代MOS晶体管的重要侯选器件之一。
如图1所示，图1为单电子器件的三维结构示意图。单电子器件的基 本结构包括量子点和隧道结,其中隧道结5，由连接量子点4以及源漏1、 2 之间的势垒层组成。当势垒层的电阻足够大(大于25.8《Q)，而量子点的电 容又足够小，以致其单电子荷电能大于热激发能量时，则会产生库仑阻塞 效应。
通常我们是通过尺寸限制效应形成隧道结，也就是说隧道结势垒层是 由几个纳米或者几十个纳米的量子线连接源漏和库仑岛构成的。只有当隧 道结的尺寸足够小，势垒层的电阻才足够大，才能使得单电子晶体管实现 其逻辑功能。
单电子器件尽管已经取得了很大的发展，但在制备方面依然面临着很 多的难题。目前制作单电子器件多采用至上向下(top-down)的方法，即 采用电子束直写和刻蚀技术制备出纳米尺度的库仑岛和隧道结。由于电子
束曝光有严重的临近效益影响，所以大尺寸的源漏以及库仑岛之间要制备 出几个纳米或者几十个纳米的隧道结，存在着非常高的技术难度。
国际上有人为了制备小尺寸的隧道结，通常在干法刻蚀出图形后再选 择干氧氧化的方法，以减小隧道结的尺寸，形成单电子晶体管。可是，这 种干氧氧化的方法会增加整个器件的总电容，使得器件要在较低的温度下 工作。
本发明提出了一种利用底切(Undercut)技术制备单电子晶体管的方 法，可以制备出几十个纳米甚至几个纳米的隧道结，改变了原先依赖于干 氧氧化的方法制备小尺寸隧道结的现状，开辟了一条新的技术路线。
发明内容
(一) 要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种利用Undercut技术制备单 电子晶体管的方法，以简化制作工艺，解决在电子束曝光过程中由于邻近 效应影响无法实现小尺寸隧道结的问题。
(二) 技术方案
为达到上述目的，本发明提供了一种制备单电子晶体管的方法，该方 法包括以下步骤
步骤101:对绝缘体上硅SOI衬底的顶层硅进行离子注入及快速退火； 步骤102:在SOI衬底上涂敷双层电子束抗蚀剂，采用电子束直写曝
光及显影在电子抗蚀剂中形成单电子晶体管图形；
步骤103:在形成的单电子晶体管图形上蒸发或溅射金属材料，作为
刻蚀掩蔽层；
步骤104:剥离蒸发或溅射的金属材料，形成金属单电子晶体管图形;
步骤105:利用剥离剩余的金属作为掩膜，采用反应离子干法刻蚀SOI 衬底的顶层硅，将金属单电子晶体管图形转移到SOI顶层硅中；
步骤106:采用湿法腐蚀工艺去除作为掩蔽层的金属；
步骤107:在SOI衬底上涂敷光学抗蚀剂，对光学抗蚀剂进行光学曝 光和显影，在光学抗蚀剂中形成源、漏、栅电极图形；
步骤108:蒸发或溅射金属电极材料；
步骤109:剥离蒸发或溅射的金属，并合金形成欧姆电极。 上述方案中，所述步骤101包括在p型、IOO晶向的SOI衬底的顶
层硅中注入P"+离子，注入能量为20keV，注入剂量为lxl015cm—2，然后 在N2气氛中，在105(TC下快速退火15秒；所述p型、IOO晶向的SOI衬 底从下到上依次由硅基底、375nm厚的埋氧层和50nm厚的顶层硅构成。
上述方案中，所述步骤102包括在SOI衬底上依次涂敷100k的 PMMA和350k的PMMA正性电子束抗蚀剂，并采用烘箱在180"C下前烘 一个小时；然后采用电子束直写曝光、显影在双层PMMA胶形成库仑岛、 源漏栅，以及连接库仑岛和源漏之间的隧道结图形，曝光剂量为2500" c/cm2 3500 u c/cm2,显影采用MIBK:IPA为1:3的显影液在室温下显影。
上述方案中，步骤103中所述蒸发或溅射的金属材料为金属A1，厚度 为20nm。
上述方案中，步骤104中所述剥离蒸发或溅射的金属材料采用丙酮超 声剥离，使得PMMA胶以及其上面的金属Al脱落，在SOI衬底上形成金 属单电子晶体管图形。
上述方案中，步骤105中所述采用反应离子干法刻蚀SOI衬底的顶层 硅时，所选择的气体为C2F6和CffiV混合气体，不仅对SOI材料的表层 硅有腐蚀作用，而且对作为掩蔽层的金属也有轻微的腐蚀作用，从而进一 步减小连接源漏和库仑岛之间的缩颈，减轻电子束曝光中临近效应的影 响。
上述方案中，步骤106中所述湿法腐蚀工艺采用稀的HF酸。
上述方案中，所述步骤107包括涂敷光学反转抗蚀剂9912、 9918 或AZ5214，涂敷转速为3000rpm，抗蚀剂厚度为1.5jam，然后采用热板在 IO(TC下前烘IOO秒；然后对光学抗蚀剂进行30秒的光刻机掩膜曝光，用 热板在U5。C下烘烤70秒，接着泛曝60秒，最后显影50秒，去除掉源区、 漏区、栅区正上方的光学抗蚀剂，形成源、漏、栅电极图形。
上述方案中，步骤108中所述蒸发或溅射金属电极材料时采用电子束 蒸发140nm的Al和20nm的Au。
上述方案中，步骤109包括采用丙酮超声剥离AZ5214抗蚀剂掩膜
及其上方的金属，然后在55(TC下在N2中合金20分钟，形成欧姆接触电
极，完成单电子晶体管的制备。 (三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果
1、 利用本发明，在绝缘体上硅(SOI)衬底上利用电子束曝光双层胶 工艺以及Undercut技术，制备出了具有很小尺寸的隧道结的单电子晶体 管，从而简化了制作工艺，减小了电子束曝光中邻近效应的影响，解决了 在电子束曝光过程中由于邻近效应影响无法实现小尺寸隧道结的问题。
2、 采用本发明提供的制备单电子晶体管的方法，使用双层胶工艺， 利用两种不同的电子束抗蚀剂灵敏度的不一致，在电子束曝光和显影后在 剖面出现倒T字，实现纳米尺度的小线条的剥离，具有工艺难度低，可实 行性高，易于大规模集成的优点。
3、 本发明提供的制备单电子晶体管的方法，克服了电子束曝光过程 中严重的临近效应影响问题，在两个大图形中间形成很好的"縮颈"，为 制备单电子晶体管提供了一种新的方法。这种方法相对于传统的直接形成 隧道结单电子器件的方法具有工艺难度低，稳定性好，更易于实现等优点。
4、 本发明提供的制备单电子晶体管的方法，衬底选用SOI材料，与 GaAs等化合物半导体材料相比，用硅材料制作的单电子晶体管能与传统 的CMOS器件和电路兼容。因此，采用硅材料制作单电子晶体管具有很大 的应用潜力。
图1为单电子器件的三维结构示意图2为本发明采用的双层电子束抗蚀剂工艺的示意图；其中，图2-l 为在SOI衬底材料上涂敷双层电子束抗蚀剂示意图，图2-2为双层电子束 抗蚀剂由于灵敏度的不一致，在曝光显影后形成的倒T字图形示意图3为本发明采用的Undercut工艺示意图；即刻蚀过程中所选择的气 体不仅对SOI材料的表层硅有腐蚀作用，而且对作为掩蔽层的Al也有轻 微的腐蚀作用，从而起到减小线条的4乍用；
图4为本发明提供的制备单电子晶体管的方法流程图； 图5为与图4中步骤对应的制备单电子晶体管的工艺流程图； 图6为依照本发明实施例制备单电子晶体管的工艺流程图； 图7为本发明提供的不同的刻蚀时间下形成具有不同尺寸的隧道结的 单电子晶体管的电镜照片。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。
本发明主要提供了一种利用Undercut技术制备单电子晶体管的方法。 基于SOI衬底的单电子晶体管主要由库仑岛、隧道结、源、漏、侧栅等部 分组成，其中隧道结和库仑岛是形成单电子器件的核心部分。整个单电子 器件的制备过程的难点也就在于库仑岛和隧道结的制备。其制备方法主要 采用双层电子束胶工艺、电子束蒸发、剥离、干法刻蚀等方法。
由于本发明提出的单电子器件的隧道结势垒层是由尺寸限制效应的 量子线形成的，而量子线的一端连接的是源、漏这样较大尺寸的电极，另 一端连接的是库仑岛，所以在两边都是相对大尺寸的图形的情况下，要形 成中间类似于"縮颈"的隧道结是比较困难的。本发明所提出的这种利用 Undercut技术制备单电子晶体管的方法，克服了电子束曝光过程中严重的 临近效应影响问题，在两个大图形中间形成很好的"縮颈"，为制备单电 子晶体管提供了一种新的方法。这种方法相对于传统的直接形成隧道结单 电子器件的方法具有工艺难度低,稳定性好，更易于实现等优点。
本发明采用的双层电子束抗蚀剂工艺，根据不同的电子束抗蚀剂对电 子束曝光的敏感度的差别，在电子束抗蚀剂中形成倒T字形貌，更利于纳 米尺寸的线条的剥离工艺。其具体的工艺可见图2，图2为本发明采用的 双层电子束抗蚀剂工艺的示意图；其中，图2-l为在SOI衬底材料上涂敷 双层电子束抗蚀剂示意图，图2-2为双层电子束抗蚀剂由于灵敏度的不一 致，在曝光显影后形成的倒T字图形示意图，这种倒T字图形在小尺寸图 形的剥离工艺中发挥着非常关键的作用。
本发明采用的乐法刻蚀工艺Undercut技术，即干法刻蚀中的横向钻蚀 来减小电子束曝光过程中临近效应的影响，分别在源漏和库仑岛之间形成 几十纳米甚至几个纳米的隧道结。其具体的工艺可见图3，图3为本发明
采用的Undercut工艺示意图；即刻蚀过程中所选择的气体不仅对SOI材料 的表层硅有腐蚀作用，而且对作为掩蔽层的Al也有轻微的腐蚀作用，从 而起到减小线条的作用。
如图4所示，图4为本发明提供的制备单电子晶体管的方法流程图，
该方法包括以下步骤
步骤101:对SOI衬底的顶层硅进行离子注入及快速退火；
与本步骤对应的工艺流程见图5-1，如图5-1所示，对SOI衬底(从
下到上依次由硅基底、埋氧层和顶层硅三层构成)的顶层硅进行离子注入， 并快速退火，提高顶层硅的导电性。
步骤102:在SOI衬底上涂敷双层电子束抗蚀剂，采用电子束直写曝 光及显影在电子抗蚀剂中形成单电子晶体管图形；
与本步骤对应的工艺流程见图5-2和图5-3，如图5-2所示，在SOI 衬底上涂敷双层电子束抗蚀剂，并进行相应的曝光前烘；如图5-3所示， 采用电子束直写曝光及显影在电子抗蚀剂中形成库仑岛、栅、源、漏以及 连接源漏和库仑岛之间的隧道结图形，由于双层电子束抗蚀灵敏度的不一 致，所以胶的剖面都成倒T字。
步骤103:在形成的单电子晶体管图形上蒸发或溅射金属材料，作为 刻蚀掩蔽层；
与本步骤对应的工艺流程见图5-4，如图5-4所示，蒸发金属，作为 抗刻蚀的掩蔽层。
步骤104:剥离蒸发或溅射的金属材料，形成金属单电子晶体管图形;
与本步骤对应的工艺流程见图5-5，如图5-5所示，丙酮超声剥离，形 成金属的单电子图形。
步骤105:利用剥离剩余的金属作为掩膜，采用反应离子干法刻蚀SOI 衬底的顶层硅，将金属单电子晶体管图形转移到SOI顶层硅中；
与本步骤对应的工艺流程见图5-6，如图5-6所示，利用金属图形作为 .掩膜采用反应离子干法刻蚀SOI衬底的顶层硅，从而在顶层硅中形成单电
子图形。利用所选择的气体不仅对SOI材料的表层硅有腐蚀作用，而且对 作为掩蔽层的Al也有轻微的腐蚀作用，从而起到减小连接源漏和库仑岛 之间的"縮颈"作用，减轻电子束曝光中临近效应的影响。 步骤106:采用湿法腐蚀工艺去除作为掩蔽层的金属；
与本步骤对应的工艺流程见图5-7，如图5-7所示，采用湿法腐蚀工艺
去除作为掩蔽层的金属。
步骤107:在SOI衬底上涂敷光学抗蚀剂，对光学抗蚀剂进行光学曝 光和显影，在光学抗蚀剂中形成源、漏、栅电极图形；
与本步骤对应的工艺流程见图5-8和图5-9，如图5-8所示，在衬底上 涂敷光学抗蚀剂，并进行相应的曝光前烘；如图5-9所示，对光学抗蚀剂 进行光学曝光和显影，在光学抗蚀剂中形成源漏栅电极图形。
步骤108:蒸发或溅射金属电极材料；
与本步骤对应的工艺流程见图5-10，如图5-10所示，采用蒸发或溅射 方法沉积金属电极材料，金属材料的厚的不得超过光学抗蚀剂的厚度。
步骤109:剥离蒸发或溅射的金属，并合金形成欧姆电极，完成单电 子晶体管的制备；
与本步骤对应的工艺流程见图5-11，如图5-11所示，采用丙酮超声剥 离光学抗蚀剂掩膜及其上方的金属，然后合金，在顶层硅与金属材料之间 形成欧姆接触，完成单电子晶体管的制作。
基于图4和图5所述的制备单电子晶体管的方法，以下结合具体的实 施例对本发明制备单电子晶体管的方法进一步详细说明。 实施例
如图6-l所示，对p型、(100)晶向的SOI衬底(从下到上依次由硅基 底、375nm厚的埋氧层和50nm厚的顶层硅三层构成)的顶层硅进行注入？31+ 离子，注入能量为20keV，注入剂量为lxlO"cnT2，然后在N2气氛中，在 105(TC下快速退火15秒。
如图6-2所示，在SOI衬底上依次涂敷100KPMMA和350KPMMA电子 束抗蚀剂，并采用烘箱在18(TC下前烘一个小时。
如图6-3所示，采用电子束直写曝光、显影在双层PMMA胶形成库仑
岛，源漏栅，以及连接库仑岛和源漏之间的隧道结图形，曝光剂量为2500
u c/cm2 3500u c/cm2。显影采用MIBK:IPA(1:3)显影液在室温下显影。 如图6-4所示，采用电子束蒸发一薄层A1，厚度为20nm。 如图6-5所示，采用丙酮超声剥离，使得PMMA胶以及其上面的金属
Al脱落，在SOI衬底上形成单电子晶体管图形。
如图6-6所示，采用反应离子刻蚀，由金属A1作掩蔽，在SOI衬底
的顶层硅中形成单电子晶体管图形。由于所选择的刻蚀气体CHF3和C2F6
不仅对SOI材料的表层硅有腐蚀作用，而且对作为掩蔽层的Al也有轻微
的腐蚀作用，从而起到减小连接源漏和库仑岛之间的"缩颈"作用，进一
步减轻电子束曝光中临近效应的影响；
如图6-7所示，采用稀的HF酸湿法腐蚀去除作为掩蔽层的金属Al; 如图6-8所示,涂敷AZ5214光学反转抗蚀剂，涂敷转速为3000ipm，抗
蚀剂厚度为1.5pm，然后采用热板在10(TC下前烘100秒。
如图6-9所示，对AZ5214光学抗蚀剂进行30秒的光刻机掩膜曝光，
然后用热板在115t:下烘烤70秒，接着泛曝60秒，最后显影50秒。通过
显影，去除掉源区、漏区、栅区正上方的光学抗蚀剂。
如图6-10所示，电子束蒸发140nm的Al和20nm的Au。
如图6-11所示,采用丙酮超声剥离AZ5214抗蚀剂掩膜及其上方的金 属，然后在55CTC下在N2中合金20分钟，形成欧姆接触电极，完成单电 子晶体管的制备。
依照上述图6-1至图6-11所述的实施例，图7示出了本发明提供的不 同的刻蚀时间下形成具有不同尺寸的隧道结的单电子晶体管的电镜照片。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1、一种制备单电子晶体管的方法，其特征在于，该方法包括以下步骤步骤101对绝缘体上硅SOI衬底的顶层硅进行离子注入及快速退火；步骤102在SOI衬底上涂敷双层电子束抗蚀剂，采用电子束直写曝光及显影在电子抗蚀剂中形成单电子晶体管图形；步骤103在形成的单电子晶体管图形上蒸发或溅射金属材料，作为刻蚀掩蔽层；步骤104剥离蒸发或溅射的金属材料，形成金属单电子晶体管图形；步骤105利用剥离剩余的金属作为掩膜，采用反应离子干法刻蚀SOI衬底的顶层硅，将金属单电子晶体管图形转移到SOI顶层硅中；步骤106采用湿法腐蚀工艺去除作为掩蔽层的金属；步骤107在SOI衬底上涂敷光学抗蚀剂，对光学抗蚀剂进行光学曝光和显影，在光学抗蚀剂中形成源、漏、栅电极图形；步骤108蒸发或溅射金属电极材料；步骤109剥离蒸发或溅射的金属，并合金形成欧姆电极。
2、 根据权利要求1所述的制备单电子晶体管的方法，其特征在于， 所述步骤101包括在p型、100晶向的SOI衬底的顶层硅中注入P"+离子，注入能量为 20keV，注入剂量为lxio15cm—2，然后在N2气氛中，在105(TC下快速退火 15秒；所述p型、100晶向的SOI衬底从下到上依次由硅基底、375nm厚 的埋氧层和50nm厚的顶层硅构成。
3、 根据权利要求1所述的制备单电子晶体管的方法，其特征在于， 所述步骤102包括在SOI衬底上依次涂敷100k的PMMA和350k的PMMA正性电子束 抗蚀剂，并采用烘箱在18(TC下前烘一个小时；然后采用电子束直写曝光、 显影在双层PMMA胶形成库仑岛、源漏栅，以及连接库仑岛和源漏之间 的隧道结图形，曝光剂量为2500 U c/cm2 3500 U c/cm2，显影采用 MIBK:IPA为1:3的显影液在室温下显影。
4、 根据权利要求1所述的制备单电子晶体管的方法，其特征在于，步骤103中所述蒸发或溅射的金属材料为金属Al，厚度为20nm。
5、 根据权利要求1所述的制备单电子晶体管的方法，其特征在于， 步骤104中所述剥离蒸发或溅射的金属材料采用丙酮超声剥离，使得 PMMA胶以及其上面的金属Al脱落，在SOI衬底上形成金属单电子晶体 管图形。
6、 根据权利要求1所述的制备单电子晶体管的方法，其特征在于， 步骤105中所述采用反应离子干法刻蚀SOI衬底的顶层硅时，所选择的气 体为C2F6和CHF3混合气体，不仅对SOI材料的表层硅有腐蚀作用，而 且对作为掩蔽层的金属也有轻微的腐蚀作用，从而进一步减小连接源漏和 库仑岛之间的缩颈，减轻电子束曝光中临近效应的影响。
7、 根据权利要求1所述的制备单电子晶体管的方法，其特征在于， 步骤106中所述湿法腐蚀工艺采用稀的HF酸。
8、 根据权利要求1所述的制备单电子晶体管的方法，其特征在于， 所述步骤107包括涂敷光学反转抗蚀剂9912、 9918或AZ5214，涂敷转速为3000rpm， 抗蚀剂厚度为1.5萍，然后采用热板在IO(TC下前烘IOO秒；然后对光学 抗蚀剂进行30秒的光刻机掩膜曝光，用热板在115。C下烘烤70秒，接着 泛曝60秒，最后显影50秒，去除掉源区、漏区、栅区正上方的光学抗蚀 剂，形成源、漏、栅电极图形。
9、 根据权利要求1所述的制备单电子晶体管的方法，其特征在于， 步骤108中所述蒸发或溅射金属电极材料时采用电子束蒸发140nm的Al 和20nm的Au。
10、 根据权利要求1所述的制备单电子晶体管的方法，其特征在于， 步骤109包括采用丙酮超声剥离AZ5214抗蚀剂掩膜及其上方的金属，然后在550°C 下在N2中合金20分钟，形成欧姆接触电极，完成单电子晶体管的制备。
全文摘要
本发明涉及纳米电子器件及纳米加工技术领域，公开了一种利用Undercut技术制备单电子晶体管的方法，在SOI衬底上利用电子束曝光双层胶工艺以及Undercut技术制备单电子晶体管。其主要工艺步骤如下离子注入及快速退火；双层胶电子束光刻，形成单电子晶体管图形；蒸发金属，剥离干法刻蚀，将图形转移至SOI的顶层硅上，减小隧道结尺寸；光刻；蒸发金属，剥离，合金；采用这种方法制备的基于SOI衬底的单电子晶体管具有工艺难度低，可实行性高，易于大规模集成的优点，并简化了制作工艺，解决了在电子束曝光过程中由于邻近效应影响无法实现小尺寸隧道结的问题。
文档编号H01L21/335GK101383285SQ20071012136
公开日2009年3月11日 申请日期2007年9月5日 优先权日2007年9月5日
发明者明 刘, 叶甜春, 李维龙, 琴 王, 锐 贾 申请人:中国科学院微电子研究所