液晶显示器件的阵列基板及其制造方法

专利名称：液晶显示器件的阵列基板及其制造方法
技术领域：
本发明涉及一种液晶显示(LCD)器件，尤其涉及一种没有波状噪声问题 和对有源层没有损伤的阵列基板及其制造方法。
背景技术：
传统的LCD利用液晶分子的光学各向异性和极化特性(polarization property)显示图像。液晶分子具有由于其细长形状产生的定向特性。因此， 通过对液晶分子施加电场可以控制液晶分子的排列方向。因此，当对液晶分子 施加电场时，光的偏振特性随着液晶分子的排列而改变使得LCD器件显示图 像。
LCD器件包括第一基板、第二基板和夹在二者之间的液晶层。公共电极和 象素电极分别形成在第一和第二基板上。第一和第二基板分别被称之为滤色片 基板和阵列基板。通过公共电极和象素电极之间产生的垂直电场驱动该液晶 层。LCD器件具有非常好的透光率和孔径比。
在公知类型的LCD器件中，具有以矩阵形式排列的薄膜晶体管(TFT)的 有、源矩阵LCD (AM-LCD)器件由于其高分辨率和在显示移动图像方面的良好能 力f导到大力的研发。
图1位根据相关技术的LCD器件的透视示意图。如图1所示，LCD器件51 包括第一基板5、第二基板10和夹在二者之间的液晶层(未示出)。第一基 板5和第二基板10彼此相对并间隔一定距离。在第一基板5上形成有黑矩阵 6、包括子滤色片7a、 7b和7c的滤色片层和公共电极9。黑矩阵6具有栅格 图案并阻挡透过第二基板10的光。每个子滤色片7a、 7b和7c具有红R、绿G 和蓝B色其中之一。在栅格图案中形成各子滤色片7a、 7b和7c。在黑矩阵6
和滤色片层7a， 7b， 7c上形成透明导电材料构成的公共电极9。
在第二基板10上形成栅线14和数据线26。栅线14和数据线26彼此交 叉从而在第二基板10上限定象素区域P。在象素区域P形成TFT T。该TFTT 与栅线14和数据线26连接。尽管未示出，TFTT包括栅极、半导体层、源极 和漏极。栅极和源极分别和栅线14和数据线26连接。源极和漏极彼此间隔。 而且，在象素区域P形成象素电极32。象素电极32与TFT T连接。象素电极 32由诸如氧化铟锌(IT0)和氧化铟锌(IZ0)的透明导电材料形成。如上所 述，在公共电极9和象素电极32之间产生电场从而驱动液晶层(未示出)。
通常，通过五轮或者六轮掩模工艺其中之一制造阵列基板。例如，五轮掩 模工艺包括如下步骤。
在第一掩模工艺中，在第二基板上形成栅极和栅线。同时，在该第二基板 上形成在栅线一端形成的栅焊盘。然后，在具有栅极和栅线的第二基板的整个 表面上形成栅绝缘层。在第二掩模工艺中，在栅绝缘层上形成包括有源层和欧 姆接触层的半导体层。该半导体层对应于栅极。在第三掩模工艺中，在栅绝缘 层和半导体层上形成源极和漏极。该源极和漏极对应于半导体层。同时，在栅 绝^^层上设置位于数据线一端的数据焊盘。在第四掩模工艺中，在数据线、源 极和漏极上形成具有漏接触孔的钝化层。该漏接触孔暴露漏极。在第五掩模工 艺中，在钝化层上形成象素电极。象素电极通过漏极接触孔与漏极连接。
由于通过复杂掩模工艺制造该阵列基板，因此质量退化的可能性增加并且 产品的合格率降低。此外，由于制造时间和成本增加，产品的竞争性变差。
为了解决五轮掩模工艺中存在的问题，提出了四轮掩模工艺。
图2为通过根据相关技术的四轮掩模工艺制造的阵列基板的一个象素区 域的平面图。如图2所示，在基板60上形成栅线62和数据线98。栅线62和 数据线98彼此交叉从而在基板60上限定象素区域P。在栅线62的一端形成 栅焊盘66。在数据线98的一端形成数据焊盘99。在栅焊盘66上形成透明的 栅焊盘端子GPT。栅焊盘端子GPT与栅焊盘66接触。在数据焊盘99上形成透 明的数据焊盘端子DPT。数据焊盘端子DPT与数据焊盘99接触。
在栅线62和数据线98的交叉部分设置包括栅极64、第一半导体层91、 源极94和漏极96的TFT T。栅极64与栅线62连接并且源极94与数据线98 连J妾。在第一半导体层91上源极94和漏极96彼此分开。在象素区域形成象
素电极PXL并且该电极与漏极96接触。
具有岛状并与象素电极PXL接触的金属层97与部分栅线62重叠。作为第 一存储电极的部分栅线62、作为第二存储电极的金属层97和位于第一和第二 存储电极之间作为介电材料的栅绝缘层(未示出)构成存储电容器Cst。
在数据线98下部形成第二半导体层92，并在金属层97下部形成第三半 导体层93。
由于在四轮掩模工艺中第二半导体层92沿第一半导体层91延伸，因此第 二半导体层92具有和第一半导体层91 一样的结构。第一半导体层91的部分 有源层没有被栅极64覆盖并且暴露于来自基板60下方的背光单元(未示出) 的光中。第二半导体层92的部分有源层没有被栅线98覆盖并且暴露于环境光 中。即，第一半导体层91的有源层突出于数据线98以外。由于第一半导体层 91的有源层由非晶硅形成，从而在来自背光单元的光的作用下产生光泄漏电 流。从而，由于光泄漏电流导致TFTT的特性变差。而且，由于第二半导体层 的有源层也由非晶硅形成，因此由于环境光在第二半导体层92也产生漏电流。 光泄漏电流导致数据线98和象素电极PXL中的信号耦合从而在显示图像时产 生诸如波状噪声的图像退化问题。设计用于覆盖第二半导体层92的突出部分 的黑矩阵减小了 LCD器件的孔径比。
图3A和3B为分别沿图2的Ilia-IIIa线和Illb-IIIb线提取的截面图。 如图3A和3B所示，在根据相关技术的四轮掩模制造的阵列基板中的源极94 和、漏极96下面形成第一半导体层91并在数据线98下面形成第二半导体层92 。 该第二半导体层92延伸自第一半导体层91 。
第一半导体层91包括作为有源层91a的本征非晶硅层以及作为欧姆接触 层91b的掺杂非晶硅层。第二半导体层92包括本征非晶硅层92a和掺杂非晶 硅层92b。
由于第一半导体层91与第二半导体层92连接，因此栅极64不能完全覆 盖部分有源层91a。部分有源层91a暴露于来自背光单元(未示出)的光中， 并因此在有源层91a中产生光电流。该光电流在TFT T中变为漏电流从而导致 像素区域P出现不正常的电压泄漏。因此，降低TFTT的特性。
而且，由于通过欧姆接触层91b暴露有源层91a并且该有源层91a被过蚀 刻以使得在有源层92a中没有剩余杂质，因此以足够的厚度形成有源层91a。
结果，在TFT中产生大的光电流。
此外，位于数据线98下面的第二半导体层92的本征非晶硅层92a突出于 数据线98以外。当本征非晶硅层92a的突出部分暴露于来自背光单元的光或 者环境光中时，该突出部分被重复的激活和停止(inactivated)，从而产生 光泄漏电流。由于该光泄漏电流在像素电极PXL中的信号耦合，因此液晶分子 的排列发生非正常扭曲。从而，导致在LCD器件中显示不希望的波状细线的状 况的波状噪声出现。
考虑到通过五轮或者六轮掩模工艺制造LCD器件的对准误差的问题，数据 线98和像素电极PXL之间的距离通常约为4. 75ta。在通过四轮掩模工艺制造 的LCD器件中第二半导体层92的本征非晶硅层92a突出数据线98约1. 7Mm。 因此，由于本征非晶硅层92a的凸出部分使得数据线98和像素电极PXL之间 的足巨离D约为6.45Wn (二4.75Mm+1.7陶)。因此，在通过四轮掩模工艺制造 的LCD器件中的像素电极PXL距离数据线98的距离比通过五轮或者六轮掩模 工艺制造LCD器件远，并且在通过四轮掩模工艺制造的LCD器件中掩蔽数据线 98和距离D的黑矩阵BM的宽度Wl增加。该黑矩阵BM的宽度的增加减少了孔 径比。
图4A-4G为表示沿图2的Ilia-IIIa线提取的部分的制造工艺的截面图， 图5A-5G为表示沿图2的V-V线提取的部分的制造工艺的截面图，并且图6A-6G 为表示沿图2的VI-VI线提取的部分的制造工艺的截面图。
图4A、 5A和6A示出第一掩模工艺。如图4A、 5A和6A所示，通过第一掩 模工艺在具有像素区域P、开关区域S、栅焊盘区域GP、数据焊盘区域DP和 存储区域C的基板60上形成栅线62、栅焊盘66和栅极64。在栅线62的一端 形成栅焊盘66。栅极64与栅线62连接并设置在开关区域S。栅焊盘66设置 在栅焊盘区域GP。通过沉积第一金属层(未示出)并且采用第一掩纟莫(未示 出)作为构图掩模构图第一金属层(未示出)形成栅线62、、栅焊盘66和栅 极64。该第一金属层包括选自铝(Al)、铝合金(AlNd)、钨(W)、铬(Cr)、 钼(Mo)中的一种或者多种导电金属材料。该第一金属层可以具有双层结构。
图4B到4E、 5B到5E和6B到6E示出第二掩模工艺。如图4B、 5B和6B 所示，在具有栅线62的基板60上形成栅绝缘层68、本征非晶硅层70、掺杂 非晶硅层72和第二金属层74。栅绝缘层68由无机绝缘材料或者有机绝缘材料形成。无机绝缘材料可以包括硅的氮化物和硅的氧化物其中之一，而有机绝
缘材料可以包括苯并环丁烯(BCB)和丙烯酸树脂。第二金属层包括选自铝(A1)、 铝合金(AlNd)、钨(W)、铬(Cr)、钼(Mo)中的一种或者多种导电金属 材料。该第二金属材料可以具有双层结构。在第二金属层74上形成光刻胶(PR) 层76。在光刻胶(PR)层76的上方设置第二掩模M。第二掩模M具有透光部 分Bl、遮光部分B2和半透光部分B3。透光部分Bl具有相对较高的透光率从 而使得经过透光部分Bl的光可以通过化学方式完全改变PR层。遮光部分B2 完全遮光。半透光部分B3具有狭缝结构或者半透射膜从而降低经过半透光部 分B3的光的强度和透光率。因此，半透光部分B3的透光率小于透光部分Bl 的透光率同时大于遮光部分B2的透光率。
半透光部分B3以及位于半透光部分B3两侧的遮光部分B2对应于开关区 域S。透光部分Bl对应于栅焊盘区域GP和像素区域P，并且遮光部分B2对应 于存储区域C和数据焊盘区域DP。光刻胶(PR)层76通过第二掩模M曝光。
然后，如图4C、 5C和6C所示，分别在开关区域S、数据焊盘区域DP和 存储区域C形成第一到第三光刻胶图案78a、 78b和78c从而通过第一到第三 光刻胶图案78a、 78b和78c暴露第二金属层74。由于第二掩模M的半透光部 分B3的存在，第一光刻胶图案78a在中心部分具有较低的高度。然后，采用 第一到第三PR图案78-78c作为掩模蚀刻第二金属层74、掺杂非晶硅层72和 本征非晶硅层70。
根据第二金属层74的金属材料连续地或者分别地蚀刻第二金属层74、掺 杂非晶硅层72和本征非晶硅层70。
如图4D、 5D和6D所示，在第一到第三PR图案78a、 78b和78c下形成第 一到第三金属图案80、 82和86。第二金属图案82延伸自第一金属图案80， 并且在存储区域C形成具有岛状的第三金属图案86。第一到第三半导体图案 90a、 90b和90c包括本征非晶硅图案70a和掺杂非晶硅图案72a。
接下来，灰化第一到第三PR图案78a、 78b和78c从而去除第一 PR图案 78a的较薄部分以暴露第一金属图案80。同时，还去除第一到第三PR图案78a、 78b和78c的边缘部分。因此，部分去除第一到第三PR图案78-78c从而形成 分别暴露第一到第三金属图案80、 82和86的第四到第六PR图案79a、 79b 和79c。
如图4E、 5E和6E所示，采用第四到第六PR图案79a、 79b和79c蚀刻第 一到第三金属图案80、 82和86和第一到第三半导体层90a、 90b和90c的掺 杂非晶硅层72a。蚀刻位于开关区域S的第一金属图案80 (图4D)以形成源 极94和漏极96，蚀刻位于数据焊盘区域DP的第二金属图案82 (图6D)以形 成数据线98和数据焊盘99，并蚀刻位于存储区域C的第三金属图案(图4D) 以形成金属层97。蚀刻第一半导体图案90a (图4D)的本征非晶硅图案70a 和掺杂非晶硅层72a (图4D)以分别形成有源层91a和欧姆接触层91b。有源 层91a和欧姆接触层91b构成第一半导体层91。通过欧姆接触层91b暴露并 过蚀刻有源层91a使得在有源层92a上没有杂质剩余。此外，蚀刻第二和第三 半导体图案90b和90c (图6D和4D)以分别形成第二半导体层92和第三半导 体层93。作为第一存储电极的栅线62的重叠部分和作为第二存储电极的金属 层97和栅绝缘层68以及第三半导体层93 —起构成存储电容器Cst,其中该 栅绝缘层68夹在栅线62和第一金属层97之间。
然后去除第四导第六PR图案79a、 79b和79c。
图4F、 5F和6F示出第三掩模工艺。如图4F、 5F和6F所示，在具有数据 线98的基板60上形成钝化层PAS。采用第三掩模(未示出)构图该钝化层PAS 以形成暴露漏极96的漏接触孔CH1、暴露金属层97的存储接触孔CH2和暴露 数据焊盘99的数据焊盘接触孔CH4。此外，采用第三掩模(未示出)构图钝 化层PAS和栅绝缘层68以形成暴露栅焊盘66的栅焊盘接触孔CH3。
图4G、 5G和6G示出第四掩模工艺。如图4G、 5G和6G所示，在钝化层 PAS上沉积透明导电材料并通过第四掩模(未示出)对透明导电材料构图以形 成像素电极PXL、栅焊盘端子GPT和数据焊盘端子DPT。像素电极PXL通过漏 接触孔CH1与漏极96接触并且通过存储接触孔CH2与金属层97接触。栅焊盘 端子GPT通过栅焊盘接触孔CH3与栅焊盘66接触，而数据焊盘端子DPT通过 数据焊盘接触孔CH4与数据焊盘99接触。
通过上述第四掩模工艺，制造阵列基板。与五轮掩模工艺相比，四轮掩模 工艺节约了制造成本和制造时间。
但是，如上所述，第二导电层的本征非晶硅层突出于数据线以外。因此， 产生波状噪声并降低孔径比。
此外，由于有源层和第二导电层的本征非晶硅层连接，因此部分有源层未 被栅极覆盖。因此，在薄膜晶体管中产生光泄漏电流。此外，由于考虑到过蚀 刻的问题以较厚的厚度形成该有源层，因此增加了制造时间和制造成本。
而且，由于具有通过四轮掩模工艺制造的阵列基板的LCD器件需要具有宽 度大于由五轮掩模工艺制造的阵列基板的LCD器件的黑矩阵，因此降低了孔径 比。

发明内容
因此，本发明涉及用于液晶显示器件的阵列基板及其制造方法，其基本上 可以消除由于相关技术的局限性和缺点而导致的一个或者多个问题。
本发明的附加优点和特征将在后面的描述中得以阐明，通过以下描述，将 使它们对于本领域普通技术人员在某种程度上显而易见，或者可通过实践本发 明来认识它们。本发明的这些和其他优点可通过书面描述及其权利要求以及附 图中具体指出的结构来实现和得到。
为了实现所述和其他优点并根据这里具体以及广泛地描述的本发明的目
的，本发明提供了一种液晶显示器件的阵列基板，其包括位于基板上的栅线； 与^f述栅线交叉的数据线，该数据线包括由透明导电材料构成的第一层和位于 该第一层下方的第二层；包括连接到栅线上的栅极、位于该栅极上的绝缘层、 位于绝缘层上的有源层、位于有源层上的蚀刻阻止层、位于蚀刻阻止层上的欧 姆接触层、位于欧姆接触层上并与第一层连接的源极和与源极间隔开设置的漏 极的薄膜晶体管，和漏极连接的像素电极，其中源极、漏极和像素电极和第一 层位于同一层并由和第一层相同的材料形成。
在本发明的另一方面， 一种液晶显示器件的阵列基板的制造方法，包括 在基板上形成栅极以及和该栅极连接的栅线；在栅极和栅线上顺序形成第一绝 缘层、本征非晶硅层和第二绝缘层；蚀刻第二绝缘层以形成蚀刻阻止层；在该 蚀刻阻止层上顺序形成掺杂非晶硅层和导电金属层；蚀刻导电金属层、掺杂非 晶硅层和本征非晶硅层以形成有源层、欧姆接触图案和第一数据图案，所述有 源层位于蚀刻阻止层下方，欧姆接触图案位于蚀刻阻止层上；以及形成像素电 极、位于第一数据图案上的第二数据图案、源极、漏极和欧姆接触层，像素电 极与位于欧姆接触层上的漏极连，第二数据图案与欧姆接触层上的源极连接， 漏极与源极间隔开设置，其中各像素电极、第二数据图案、源极和漏极均由透
明导电材料形成，其中所述第一和第二数据图案构成与栅线交叉的数据线。
应该理解，上面的概括性描述和下面的详细描述都是示意性和解释性的， 意欲对本发明的权利要求提供进一步的解释。


本申请所包括的附图用于提供对本发明的进一步理解，并且包括在该申请 中并且作为说明书的一部分，示出了本发明的实施方式并且与说明书一起用于 解释本发明的原理。
图1为根据相关技术的LCD器件的透视示意图2为通过根据相关技术的四轮掩模工艺制造的阵列基板的一个象素区 域的平面图3A和3B为分别沿图2的IIIa-IIIa线和Illb-IIIb线提取的截面图； 图4A-4G为表示沿图2的Ilia-IIIa线提取的部分的制造工艺的截面图； 图5A-5G为表示沿图2的V-V线提取的部分的制造工艺的截面图； 图6A-6G为表示沿图2的VI-VI线提取的部分的制造工艺的截面图； 图7为根据本发明的示例性实施方式的阵列基板的平面图； 图8A-8C为分别沿图7的Villa-VlIIa线、VIIIb-VIIIb线和VIIIc-VIIIc 线提取的截面图9A到9H、10A-10H和11A-11H所示为根据本发明的第一实施方式的LCD 器f牛的阵列基板的制造工艺沿图7的Villa-Villa线、Vlllb-VIIIb线和 VIIIc-VIIIc线提取的截面图；以及
图12A-12K、 13A-13K和14A-14K所示为根据本发明第二实施方式所述的 LCD器件阵列基板的制造工艺沿图7的Villa-Villa线、Vlllb-VIIIb线和 VIIIc-VIIIc线提取的截面图。
具体实施例方式
现在要详细说明本发明的最佳实施方式，所述实施方式的实施例示于附图中。
在本发明的实施方式种，通过四轮掩模制造一种阵列基板，该阵列基板在 栅丰及上具有岛状有源层并在该有源层上具有蚀刻阻止层(etch stopper)。
图7为根据本发明的示例性实施方式的阵列基板的平面图。如图7所示， 在基板100上栅线104和数据线160彼此交叉以限定像素区域P。数据线160 包括第一数据层(未示出)、第二数据层(未示出)、第三数据层130和第四 数据层150。在栅线104和数据线160的一端分别形成栅焊盘106和数据焊盘 132。在栅焊盘106上形成接触该栅焊盘106的栅焊盘端子148。在数据焊盘 132形成接触数据悍盘132的数据悍盘端子152。数据焊盘132由和第三数据 层130 —样的不透明金属材料形成并和第三层位于同一层，并且数据焊盘端子 152由和第四数据层150 —样的透明导电材料形成并和第四层位于同一层。
位于像素区域P的TFT T与栅线104和数据线160连接。TFT T包括栅极 102、有源层(未示出)、欧姆接触层(未示出)、缓冲金属层128、蚀刻阻 止层114、源极140和漏极142。栅极102和源极140分别与栅线104和数据 线160连接。在欧姆接触层和源极140之间以及欧姆接触层和漏极142之间各 形成缓冲金属层128。源极与漏极142间隔分，并且在位于源极140和漏极142 之间且有源层(未示出)上形成蚀刻阻止层114。源极140和由透明导电材料 构成的第四数据层150位于同一层，并由和第四数据层150 —样的材料形成。
像素电极146与漏极142连接并延伸自漏极142。在像素区域P中设置像 素电极146。像素电极146和漏极142位于同一层并由和漏极142 —样的材料 形成。像素电极146延伸并与栅线104重叠以形成存储电容器Cst。栅线104 的重叠部分用作第一存储电极，像素电极146的重叠部分用作第二存储电极， 位于第一和第二存储电极之间的第一绝缘层(未示出)用作介电材料层。第一 电极、第二电极和介电材料层构成存储电容器Cst。
通过四轮掩模工艺制造上述用于LCD器件的阵列基板。但是，不同于相关 技术，在数据线160下面不存在半导体层。
图8A-8C为分别沿图7的Villa-VIIIa线、VIIIb-VIIIb线和VIIIc-VIIIc 线提取的截面图。图8A示出开关区域、像素区域和存储区域，图8B示出栅区 域，以及图8C示出数据区域。
如图8A-8C所示，在基板100上限定像素区域、位于多个像素区域P的栅 区域G和数据区域D。形成有栅线104和栅焊盘106的部分栅线区域G称为形 成存储电容器的存储区域C。每个像素区域P包括形成TFT的开关区域S。在 数据区域D中形成有数据线和数据焊盘。
在开关区域S中的TFT包括栅极102、第一绝缘层108、有源层124、欧 姆接触层126、缓冲金属层128、蚀刻阻止层114、源极140和漏极142。栅 极102形成在基板100上并延伸自栅线104。在栅极102上形成第一绝缘层108。 在第一绝缘层108上形成本征非晶硅构成的有源层124并且该有源层124对应 于栅极102。有源层124具有岛状并设置在栅极102内。gp，有源层124具有 等于或者小于栅极102的宽度。在有源层124上形成蚀刻阻止层114。在有源 层124和蚀刻阻止层114上形成由掺杂非晶硅构成的欧姆接触层。即，由于蚀 刻阻止层114的宽度小于有源层124并且欧姆接触层126形成在有源层124 和蚀刻阻止层114上，因此该欧姆接触层126与有源层124和蚀刻阻止层114 接触。在欧姆接触层126和源极140之间并在欧姆接触层126和漏极142之间 形成缓冲金属层128。因此，源极140和漏极142通过缓冲金属层128与欧姆 接触层126连接。由于源极140和漏极142由透明导电材料构成并且具有相 对较高的电阻，因此在源极140和漏极142形成缓冲金属层128以降低源极 140与欧姆接触层126之间和漏极142与欧姆接触层126之间的电阻。尽管源 极140和漏极142彼此间隔开，但是由于存在蚀刻阻止层114从而不会暴露 有源层。
在第一绝缘层108上形成位于像素区域P的像素电极146。该像素电极146 与TFT连接并延伸自漏极142。该像素电极146延伸至存储区域C并且与栅线 104重叠。作为第一存储电极的栅线104的重叠部分、作为第二存储电极的像 素电极146重叠部分和作为介电材料层的第一绝缘层构成存储电容器Cst。
在栅区域G形成栅线104、栅焊盘106和栅焊盘端子148。栅线104延伸 自栅极102，并且栅焊盘106设置在栅线104的一端。第一栅绝缘层108在栅 线104和栅焊盘106上形成并暴露栅焊盘106。在第一绝缘层108上形成由透 明导电材料构成的栅焊盘端子148并且该栅焊盘端子148与栅焊盘106接触。
在数据区域D形成数据线160、数据焊盘132和数据焊盘端子152。数据 线160连接到源极140。数据焊盘132和数据焊盘端子152设置在数据线160 的一端并彼此接触。数据线160具有第一到第四数据层125、 127、 130和150。 第一数据层125由本征非晶硅形成，第二数据层127由掺杂非晶硅形成、第三 数据层130由不透明金属材料形成，并且第四数据层150由透明导电材料形成。 第一数据层125和有源层124位于同一层形成，第二数据层127和欧姆接触层 126在同一层形成，第三数据层130和缓冲金属层128在同一层形成，并且第 四数据层150和源极140在同一层形成。第一到第三数据层125、 127和130 具有同样的形状和宽度。第四数据层150具有大于第一到第三数据层125、 127 和130的宽度使得第四数据层150不但覆盖第三数据层130的上部表面而且覆 盖第一到第三数据层125、 127和130的侧表面。数据焊盘132延伸自由不透 明金属材料构成的第三数据层130，并且数据焊盘端子152延伸自由透明导电 材料构成的第四数据层150。
如上所述，由于用于根据本发明所述的LCD器件的阵列基板的有源层124 设置在栅极102内，因此栅极102遮蔽来自阵列基板下面的背光单元(未示出) 的光并且有源层124没有暴露在这些光中从而在TFT中不会产生光泄漏电流。 此夕卜，由于源极140和漏极142由透明导电材料形成，因此来自阵列基板下面 的背光单元(未示出)的光不能照射到该有源层124上。当源极140和漏极 142由不透明金属层形成时，来自背光单元的光在源极和漏极上受到反射并照 射在有源层上。
而且，如果在制造工艺期间，第三数据层130破裂，则由于在第三数据层 130上设置有第四数据层150因此不会出现断路问题。此外，第四数据层150 不但覆盖第三数据层130的上表面而且覆盖第一到第三数据层125、 127和130 的侧表面，因此完全防止了光泄漏电流问题。
而且，由于蚀刻阻止层114的存在使得对有源层124没有伤害。在相关技 术中，由于有源层暴露在源极和漏极之间以及被过蚀刻以使得在有源层中没有 杂质剩余，因此有源层具有相对较高的厚度。但是在本发明中，由于有源层 124没有暴露在源极140和漏极142之间，因此有源层不需要具有相对较高的 厚度。
图9A到9H、 10A-10H和11A-11H所示为根据本发明的第一实施方式的LCD 器件的阵列基板的制造工艺沿图7的VIIIa-VIIIa线、Vlllb-VIIIb线和 VIIIc-VIIIc线提取的截面图。图9A到9H示出开关区域、像素区域和存储区 域。图IOA-IOH示出栅区域并且图11A-IIH示出数据区域。
图9A、 10A和11A示出第一掩模工艺。通过沉积选自包括铝(Al)、铝合 金(AlNd)、铬(Cr)、钼(Mo)、鸨(W)、钛(Ti)、铜(Cu)和钽(Ta) 中的一种或者多种导电金属材料在基板IOO上形成第一金属层(未示出)。然
后，通过采用第一掩模(未示出)的第一掩模工艺构图第一金属层以形成栅极
102、栅线104和栅焊盘106。在开关区域S中形成栅极102，并在栅区域G 中形成栅线104和栅焊盘106。栅焊盘106设置在栅线104的一端。接下来， 在栅极102、栅线104和栅焊盘106上顺序形成第一绝缘层108、本征非晶硅 层110和第二绝缘层112。通过沉积选自包括硅的氮化物(SiNx)和二硅的氧 化物(Si02)的一种或者多种无机绝缘材料形成第一和第二绝缘层108和112 的每个。
图9B-9E、 10B-10E和11B-11E示出第二和第三掩模工艺。如图犯、10B 和11B所示，通过采用第二掩模(未示出)的第二掩模工艺构图第二绝缘层 112以在开关区域S形成蚀刻阻止层114。蚀刻阻止层114形成在本征非晶硅 层110上并对应于栅极102。即，通过第二掩模工艺去除除了开关区域S以外 的第二绝缘层112。
接下来，执行第三掩模工艺。在蚀刻阻止层114上顺序形成掺杂非晶硅层 116、第二金属层118和第一光刻胶(PR)层120。通过沉积选自包括铝(Al)、 铝合金(AlNd)、铬(Cr)、钼(Mo)、钨(W)、钛(Ti)、铜(Cu)和钽 (Ta)中的一种或者多种导电金属材料形成第二金属层118。然后，在第一PR 层120上方设置具有透光部分Bl、遮光部分B2和半透光部分B3的第三掩模 M3。如上所述，透光部分Bl具有相对较高的透光率从而使得经过透光部分Bl 的光可以通过化学方式完全改变PR层。遮光部分B2完全遮光。半透光部分 B3具有狭缝结构或者半透射膜从而降低经过半透光部分B3的光的强度和透光 率。因此，半透光部分B3的透光率小于透光部分B1同时大于遮光部分B2。 第三掩模M3的透光部分Bl对应于栅焊盘106，且第三掩模M3的遮光部分B2 对应于开关区域S和数据区域D。第三掩模M3的半透光部分B3对应于其他区 域。对应于开关区域S的遮光部分B2的面积大于蚀刻阻止层114的面积。第 一PR层120通过第三掩模曝光然后显影曝光后的第一PR层120。
如图9C、 10C和11C所示，通过显影第一PR层120 (图9B、 10B和11B) 在第二金属层118上形成第一和第二 PR图案122a和122b。第一 PR图案122a 对应于第三掩模M3的遮光部分B2，并且第二 PR图案122b对应于第三掩模M3 的半透光部分B3。第一 PR图案122a的厚度大于第二 PR图案122b。对应于第 三掩模M3的透光部分Bl的第一 PR层120 (图9B、 10B和11B)被完全去除从
而通过第一和第二 PR图案122a和122b完全暴露第二金属层118。即，在开 关区域S和数据区域D形成第一 PR图案122a，并且暴露位于栅焊盘106上方 的第二金属层118。
如图9D、 10D和11D所示，采用第一和第二 PR图案122a和122b作为蚀 刻掩模蚀刻在栅悍盘106上方的暴露的第二金属层118、掺杂非晶硅层116、 本征非晶硅层110和第一绝缘层108以形成栅焊盘接触孔CH。栅焊盘接触孔 CH暴露栅焊盘106。然后，灰化第一和第二 PR图案122a和122b以形成第三 PR图案122c。第一PR图案通过灰化被部分去除以形成第三PR图案122c。即， 在开关区域S和数据区域D形成第三PR图案122c。完全去除第二 PR图案122b 以暴露第二金属层118。
接下来，如图犯、10E和11E所示，采用第三PR图案122c作为蚀刻掩模 蚀刻暴露第二金属层118 (图9D、 10D和11D)、掺杂非晶硅层116 (图9D、 IOD和UD)和本征非晶硅层110 (图9D、 10D和11D)以形成有源层124、欧 姆接触图案126a、缓冲金属图案128a、第一数据层125、第二数据层127、第 三数据层130和数据焊盘132。有源层124形成在栅绝缘层108上并对应于栅 极102。在有源层124上顺序层叠欧姆接触图案126a和缓冲金属图案128a。 在数据区域D形成第一到第三数据层125、 127和130以及数据焊盘132。数 据焊盘132设置在数据区域D的一端。第一和第二数据层125、 127延伸并设 置在数据焊盘132下面。同时构图第一到第三数据层125、 127和130，因此 第一和第二数据层125、 127，尤其是本征非晶硅的第一数据层125没有突出 到第三数据层130以外。
图9F-9H、 10F-10H和11F-11H示出第四掩模工艺。如图9F、 10F和11F 所示，通过沉积选自包括氧化铟锌(ITO)和氧化锌锡(IZO)的透明导电材料 其中之一在缓冲金属图案128a和第三数据层130上形成透明导电材料层134。 在透明导电材料层134上形成第二PR层136，并在第二PR层136上方设置具 有透光部分B1、遮光部分B2的第四掩模M4。第四掩模M4的遮光部分B2对应 于像素区域P、数据区域D和栅焊盘106。第四掩模M4的透光部分Bl对应于 栅极102的中心部分。遮光部分B2对应于存储区域C的一部分，并且透光部 分Bl对应于存储区域C的其他部分。通过第四掩模对第二 PR层136曝光然后 显影曝光后的的第二 PR层136。
因此，如图9G、 10G和11G所示，在透明导电材料层134上形成第四PR 图案138从而通过第四PR图案138暴露对应于第四掩模M4的透光部分Bl的 透明导电材料层134。 g卩，第四PR图案138对应于栅极的两侧、像素区域P、 数据区域D和栅焊盘106。第四PR图案138部分地覆盖存储区域C。
接下来，如图9H、 10H和11H所示，采用第四PR图案138作为蚀刻掩模 蚀刻透明导电材料层134以形成源极140、漏极142、像素电极146、栅焊盘 端子148、第四数据层150和数据焊盘端子152。源极140和漏极142形成在 开关区域S并彼此间隔开以暴露缓冲金属图案128a。像素电极146延伸自漏 极142并设置在像素区域P中。像素电极146在存储区域C与栅线104重叠以 形成存储电容器Cst。栅线104的重叠部分用作第一存储电极，像素电极146 的重叠部分用作第二存储电极，位于第一和第二存储电极之间的第一绝缘层 108用作介电材料层。栅线104的重叠部分、像素电极146的重叠部分和第一 绝缘层108构成存储电容器Cst。第四数据层150延伸自源极140。第四数据 层150不但覆盖第三数据层130的上表面而且覆盖第一到第三数据层125、 127 和130的侧表面。第一到第四数据层125、 127、 130和150构成数据线160。 该数据线160与栅线104交叉以限定像素区域P。栅焊盘端子148形成在数据 焊盘106上并通过栅焊盘接触孔(图10E)与栅焊盘106接触。栅焊盘106和 栅焊盘端子148设置在栅线104的一端。数据焊盘端子152延伸自第四数据层 150以接触数据焊盘132。数据焊盘端子152不但覆盖数据焊盘132的上表面 而且覆盖数据焊盘132的侧表面。所有的源极140、漏极142、像素电极146、 栅焊盘端子148、第四数据层150和数据焊盘端子152均由透明导电材料形成。 去除第四PR图案136。
接下来，采用源极140和漏极142作为蚀刻掩模蚀刻暴露在源极140和漏 极142之间的缓冲金属图案128a(图9G)和位于该暴露出的缓冲金属图案128a (图9G)下面的欧姆接触图案126a以形成缓冲金属层128和欧姆接触层126。 但是，由于有源层124上存在蚀刻阻止层114因此有源层124没有暴露。当干 刻法可以用于缓冲金属图案128a(图9G)时，同时蚀刻缓冲金属图案128a(图 9G)和欧姆接触图案126a (图9G)。缓冲金属图案128a可以包括钼(Mo)。 但是，当干刻(dry etch)法不能用于缓冲金属图案128a (图9G)时，则在湿 刻(wet etch)缓冲金属图案128a (图9G)以后干刻欧姆接触图案126a (图9G)。由于蚀刻阻止层114的存在使得有源层124没有暴露，从而在形成欧姆 接触层126期间对有源层124没有损伤。
通过上述四轮掩模工艺，制造根据本发明所述的阵列基板。简而言之，第 一掩模工艺包括形成栅极、栅线和栅焊盘的步骤，第二掩模工艺包括形成蚀刻 阻止层的步骤，第三掩模工艺包括形成有源层、第一到第三数据层、数据焊盘 的步骤，且第四掩模包括形成数据线、源极和漏极、缓冲金属层、欧姆接触层、 像素电极、栅焊盘端子和数据焊盘端子的步骤。
图12A-12K、 13A-13K和14A-14K所示为根据本发明第二实施方式所述的 LCD器件阵列基板的制造工艺沿图7的Villa-Villa线、Vlllb—VIIIb线和 VIIIc-VIIIc线提取的截面图。图12A-l汰示出开关区域、像素区域和存储区 域，图13A-13K示出栅区域并且图14A-14K示出数据区域。
图12A、 13A和14A示出第一掩模工艺。通过沉积选自包括铝(Al)、铝 合金(AlNd)、铬(Cr)、钼(Mo)、钩(W)、钛(Ti)、铜(Cu)和钽(Ta) 中的一种或者多种导电金属材料在基板200上形成第一金属层(未示出)。然 后，通过采用第一掩模(未示出)的第一掩模工艺构图第一金属层以形成栅极 202、栅线204和栅焊盘206。在开关区域S形成栅极202，并在栅区域G形成 栅线204和栅焊盘206。栅焊盘206设置在栅线204的一端。
图12B-12E、 13B-l犯和14B-14E示出第二掩模工艺。在栅极202、栅线 204和栅焊盘206上顺序形成第一绝缘层208、本征非晶硅层210和第二绝缘 层212。通过沉积选自包括硅的氮化物(SiNx)和二硅的氧化物(Si02)的无 机纟色缘材料的一种或者多种材料形成第一和第二绝缘层208和212每个。在第 二症色缘层212上形成第一 PR层213，并且在第一 PR层213上方设置具有透光 部分B1、遮光部分B2和半透光部分B3的第二掩模M2。如上所述，透光部分 Bl具有相对较高的透光率从而使得经过透光部分B1的光可以通过化学方式完 全改变PR层。遮光部分B2完全遮光。半透光部分B3具有狭缝结构或者半透 射膜从而降低经过半透光部分B3的光的强度和透光率。因此，半透光部分B3 的透光率小于透光部分B1同时大于遮光部分B2。第二掩模M2的透光部分B1 对应于栅焊盘206，且第二掩模M2的遮光部分B2对应于栅极202的中心部分。 第二掩模M2的半透光部分B3对应于其他区域。第一 PR层213通过第二掩模 M2曝光。
如图12C、 13C和14C所示，显影第一 PR层213以在第二绝缘层212上形 成第一 PR图案215a和第二 PR图案215b。第一 PR图案215a的厚度大于第二 PR图案215b。第一PR图案215a对应于第二掩模M2的遮光部分B2，而第二 PR图案215b对应于第二掩模M2的半透光部分B3。 g卩，第一 PR图案215a形 成在开关区域S中并对应于栅极202的中心部分。完全去除对应于第二掩模 M2的透光部分Bl的第一 PR层213从而通过第二 PR图案215b暴露第二栅绝 缘层212。即，暴露位于栅焊盘206上方的第二绝缘层212。
如图12D、 13D和14D所示，采用第一和第二 PR图案215a和215b作为蚀 刻掩模蚀刻通过第二 PR图案215b暴露的第二绝缘层212、本征非晶硅层210 和第一绝缘层208以形成栅焊盘接触孔CH。栅焊盘接触孔CH暴露栅焊盘206。 然后，灰化第一和第二PR图案215a和215b以形成第三PR图案215c。通过 灰化部分地去除第一 PR图案215a以形成厚度小于第一 PR图案215a的第三 PR图案215c。 S卩，在栅极202的中心形成第三PR图案215c。完全去除第二 PR图案215b以暴露第二绝缘层212。
如图12E、 l犯和14E所示，采用第三PR图案215c作为蚀刻掩模蚀刻通 过第三PR图案215c暴露出的第二绝缘层212以形成位于栅极202上方的蚀刻 阻止层214。此时，本征非晶硅层210和第一绝缘层208没有被蚀刻。
图12F-12H、 13F-13H和14F-14H示出第三掩模工艺。
如图12F、 13F和14F所示，在蚀刻阻止层214上顺序形成掺杂非晶硅层 220、第二金属层222和第二PR层223。然后，在第二 PR层223上方设置具 有透光部分Bl和遮光部分B2的第三掩模M3。如上所述，透光部分Bl具有相 对较高的透光率从而使得经过透光部分B1的光可以通过化学方式完全改变PR 层。遮光部分B2完全遮光。透光部分B1的透光率大于遮光部分B2的透光率。 第三掩模M3的遮光部分B2对应于栅极和数据区域D。第二 PR层223通过第 三掩模M3曝光。
如图12G、 13G和14G所示，显影曝光后的第二 PR层223以形成第四PR 图案223a。第四PR图案223a对应于第三掩模M3的遮光部分B2。 g卩，第四 PR图案223a对应于数据区域D的栅极202。由于位于栅极202上方的第三掩 模M3的遮光部分B2的宽度小于栅极202的宽度，因此位于栅极202上方的第 四PR图案223a的宽度小于栅极202的宽度。完全去除对应于第三掩模M3的
透光部分Bl的第二 PR层223从而通过第四PR图案223a暴露第二金属层222。
如图12H、 13H和14H所示，采用第四PR图案223a作为蚀刻掩模蚀刻通 过第四PR图案223a暴露的第二金属层222、掺杂非晶硅层220和本征非晶硅 层210以形成有源层224、欧姆接触图案226a、缓冲金属图案228a、第一到 第三数据层225、 227和230以及数据焊盘232。在开关区域S形成有源层224、 欧姆接触图案226a和缓冲金属图案228a，并在数据区域D形成第一到第三数 据层225、 227和230以及数据焊盘232。有源层224形成在第一绝缘层208 上并且由本征非晶硅层210形成。由于开关区域S的第四PR图案223a的宽度 小于栅极，有源层224的宽度小于栅极202。即，在栅极202内形成有源层224。 蚀刻阻止层214设置在有源层224上。欧姆接触图案226a形成在蚀刻阻止层 214上并且由掺杂非晶硅层220形成。缓冲金属图案228a形成在欧姆接触图 案226a上并且由第二金属层222形成。第一到第三数据层225、 227和230 分别由本征非晶硅层210、掺杂非晶硅层220和第二金属层222形成。数据焊 盘232由第二金属层222形成并设置在第三数据层230的一端。由于采用单独 掩模构图第一到第三数据层225、 227和230，因此由本征非晶硅层构成的第 一数据层225没有突出于第三数据层230以外。同时，通过由去除第二金属层 222、掺杂非晶硅层220和位于栅焊盘206上方的本征非晶硅层210形成的栅 焊盘接触孔CH暴露栅焊盘206。
图121-12K、 131-13K和141-14K示出第四掩模工艺。
如图121、 13I和14I所示，在缓冲金属图案228a、第三数据层230以及 数据焊盘232上顺序形成透明导电材料层234和第三PR层241。透明导电材 料层234由选自包括氧化铟锌(ITO)和氧化锌锡(IZO)的透明导电材料其中 之一形成。在第三PR层241上方设置具有透光部分Bl、遮光部分B2的第四 掩丰莫M4。第四掩模M4的遮光部分B2对应于像素区域P、数据区域D和栅焊盘 206。第四掩模M4的透光部分B1对应于其他部分。具体地，对应于开关区域 S的第四掩模M4的的透光部分Bl的宽度小于缓冲金属图案228a。第四掩模 M4的遮光部分B2部分地对应于部分存储区域C，第四掩模M4的透光部分Bl 对应于存储区域C的其他部分。第三PR层241通过第四掩模M4曝光。
如图12J、 13J和14J所示，显影曝光后的第三PR层241以形成第五PR 图案243。第五PR图案243对应于第四掩模M4的透光部分B1。 g卩，第五PR
图案243对应于像素区域P、数据区域D和栅焊盘206。通过该第五PR图案 243暴露对应于第四掩模M4的透光部分B1的透明导电材料层234。
接下来，如图12K、 13K和14K所示，采用第五PR图案243作为蚀刻掩模 蚀刻通过第五PR图案243暴露的透明导电材料层234以形成像素电极246、 源极240、漏极242、第四数据层250、数据焊盘端子252和栅焊盘端子248。 在像素区域P形成像素电极210。像素电极246在存储区域C与栅线204重叠 以形成存储电容器Cst。栅线204的重叠部分用作第一存储电极，像素电极246 的重叠部分用作第二存储电极，位于第一和第二存储电极之间的第一绝缘层 208用作介电材料层。栅线204的重叠部分、像素电极246的重叠部分和第一 绝缘层208构成存储电容器Cst。在开关区域S形成源极240和漏极242并彼 此间隔以暴露缓冲金属图案228a。漏极242延伸自像素电极246。第四数据层 250延伸自源极240。第四数据层250不但覆盖第三数据层230的上表面而且 覆盖第一到第三数据层225、 227和230的侧表面。第一到第四数据层225、 227、 230和250构成数据线260。数据线260与栅线204交叉以限定像素区域 P。数据焊盘端子252延伸自第四数据层250以接触数据焊盘232。数据焊盘 端子252不但覆盖数据焊盘232的上表面而且覆盖数据焊盘232的侧表面。在 栅焊盘206上形成栅悍盘端子248并且该端子通过栅焊盘接触孔CH (图13H) 与栅焊盘206接触。栅焊盘206和栅焊盘端子248设置在栅线204的一端。所 有的源极240、漏极242、像素电极246、栅焊盘端子248、第四数据线250 和数据焊盘端子252均由透明导电材料形成。去除第五PR图案243。
接下来，采用源极240和漏极242作为蚀刻掩模蚀刻暴露在源极240和漏 极242之间的缓冲金属图案228a(图12J)和位于该暴露的缓冲金属图案228a (图12J)下面的欧姆接触图案226a以形成缓冲金属层228和欧姆接触层226。 但是，由于有源层224上存在蚀刻阻止层214因此有源层没有暴露。当干刻法 能够用于缓冲金属图案228a (图12J)时，同时蚀刻缓冲金属图案228a (图 12J)和欧姆接触图案226a (图12J)。缓冲金属图案228a可以包括钼(Mo)。 但是，当干刻法不能用于缓冲金属图案228a (图12J)时，则在湿刻缓冲金属 图案228a (图12J)以后干刻欧姆接触图案226a (图12J)。由于蚀刻阻止层 214的存在使得有源层224没有暴露，从而在形成欧姆接触层226期间对有源 层224没有损伤。
通过上述四轮掩模工艺，制造根据本发明所述的阵列基板。简而言之，第 一掩模工艺包括形成栅极、栅线和栅焊盘的步骤，第二掩模工艺包括形成蚀刻 阻止层和暴露栅焊盘的步骤，第三掩模工艺包括形成有源层、第一到第三数据 层、数据焊盘的步骤，以及第四掩模包括形成数据线、源极和漏极、缓冲金属 层、欧姆接触层、像素电极、栅焊盘端子和数据焊盘端子的步骤。
因此，在根据本发明的所述的LCD器件的阵列基板中，由于通过栅极完全
掩蔽了由本征非晶硅构成的有源层，因此防止了波状噪声的出现并改进了孔径 比。此外，本征非晶硅层没有突出数据线以外，从而防止了光泄漏电流并改进 了薄膜晶体管的特性。
此外，由于数据线包括不透明金属层和透明材料层，因此当制造工艺期间 不透明金属发生断裂时数据线不会发生断路情况。
而且，由于源极和漏极均由透明导电材料形成，因此在源极和漏极上不会 反射来自位于阵列基板下的背光单元的光，从而没有波状噪声。
此外，由于蚀刻阻止层的存在可以将有源层形成为相对较低的厚度。
显然，对于本领域的普通技术人员来说在不脱离本发明的精神和范围的情 况下可以对本发明进行各种变型和改进。因而，本发明意欲覆盖所有落入所附 权利要求以及等效物所限定的范围内的变型和改进。
权利要求
1、一种用于液晶显示器的阵列基板，其包括位于基板上的栅线；与所述栅线交叉的数据线，该数据线包括由透明导电材料构成的第一层和位于该第一层下面的第二层；薄膜晶体管，包括连接到栅线上的栅极、位于该栅极上的绝缘层、位于绝缘层上的有源层、位于有源层上的蚀刻阻止层、位于蚀刻阻止层上的欧姆接触层、位于欧姆接触层上并与所述第一层连接的源极和与源极间隔开设置的漏极；和漏极连接的像素电极，源极、漏极和像素电极和第一层位于同一层并由和第一层相同的材料形成。
2、 根据权利要求1所述的阵列基板，其特征在于，还包括位于欧姆接触 层和源极之间和位于欧姆接触层和漏极之间的缓冲金属层。
3、 根据权利要求2所述的阵列基板，其特征在于，所述缓冲金属层设置 在有源层内。
4、 根据权利要求2所述的阵列基板，其特征在于，所述缓冲金属层包括钼。
5、 根据权利要求2所述的阵列基板，其特征在于，所述第二层和所述缓 冲金属层位于同一层并由和所述缓冲金属层一样的材料形成。
6、 根据权利要求1所述的阵列基板，其特征在于，所述有源层设置在所 述栅极内。
7、 根据权利要求6所述的阵列基板，其特征在于，所述蚀刻阻止层设置 在有源层内，并且欧姆接触层与有源层接触。
8、 根据权利要求1所述的阵列基板，其特征在于，所述数据线还包括第 三和第四层，所述第三层和第四层分别和所述欧姆接触层和有源层位于同一 层，并且分别由和所述欧姆接触层和有源层一样的构成材料形成。
9、 根据权利要求8所述的阵列基板，其特征在于，所述第二、第三和第 四层具有彼此一样的宽度。
10、 根据权利要求8所述的阵列基板，其特征在于，通过所述第一层覆盖 所述第二、第三和第四层的侧表面。
11、 根据权利要求1所述的阵列基板，其特征在于，所述像素电极和所述 漏极位于同一层，并且由和所述漏极由一样的材料形成。
12、 根据权利要求1所述的阵列基板，其特征在于，所述透明导电材料包 括氧化铟锌和氧化铟锌其中之一 。
13、 根据权利要求1所述的阵列基板，其特征在于，还进一步包括位于所 述栅线的一端的栅焊盘、与该栅焊盘接触并包括透明导电材料的栅焊盘端子、 位于所述数据线一端的数据焊盘以及与所述数据焊盘接触并包括透明导电材 料的数据焊盘端子。
14、 根据权利要求1所述的阵列基板，其特征在于，所述像素电极延伸并 与栅线重叠从而构成存储电容器，该存储电容器具有作为第一存储电极的栅线 重叠部分、作为第二存储电极的像素电极的重叠部分和作为介电材料的绝缘 层。
15、 一种用于液晶显示器件的阵列基板的制造方法，包括.-在基板上形成栅极以及与该栅极连接的栅线-，在栅极和栅线上顺序形成第一绝缘层、本征非晶硅层和第二绝缘层；蚀刻第二绝缘层以形成蚀刻阻止层；在该蚀刻阻止层上顺序形成掺杂非晶硅层和导电金属层；蚀刻导电金属层、掺杂非晶硅层和本征非晶硅层以形成有源层、欧姆接触 图案和第一数据图案，所述有源层位于蚀刻阻止层下面，欧姆接触图案位于蚀 刻阻止层上面；以及形成像素电极、位于第一数据图案上的第二数据图案、源极、漏极和欧姆 接触层，与位于欧姆接触层上的漏极连接的像素电极，与欧姆接触层上的源极 连接的第二数据图案，所述漏极与所述源极间隔设置，其中各像素电极、第二 数据图案、源极和漏极均由透明导电材料形成，其中所述第一和第二数据图案构成与栅线交叉的数据线。
16、 根据权利要求15所述的方法，其特征在于，所述形成栅极和栅线的步骤包括在栅线一端形成栅焊盘，所述蚀刻第二绝缘层的步骤包括蚀刻本征非 晶硅层和第一绝缘层以暴露栅焊盘，并且所述形成像素电极的步骤包括形成由 透明导电材料构成的栅焊盘端子，该栅焊盘端子与所述栅焊盘接触。
17、 根据权利要求16所述的方法，其特征在于，所述蚀刻第二绝缘层、本征非晶硅层和第一绝缘层的步骤包括在第二绝缘层上形成第一和第二光刻胶图案，第一光刻胶图案对应于栅极 并具有大于第二光刻胶图案的厚度，通过第一和第二光刻胶图案暴露位于栅焊 盘上方的第二绝缘层；采用第一和第二光刻胶图案作为蚀刻掩模蚀刻第二绝缘层、本征非晶硅层 和第一绝缘层以暴露所述栅焊盘；去除第二光刻胶图案以暴露第二绝缘层并部分去除第一光刻胶图案以形 成第三光刻胶图案；以及采用该第三光刻胶图案作为蚀刻掩模蚀刻第二绝缘层以形成蚀刻阻止层。
18、 根据权利要求15所述的方法，其特征在于，所述形成栅极和栅线的 步骤包括在栅线一端形成栅焊盘，所述蚀刻第二导电金属层、掺杂非晶硅层和 本征非晶硅层的步骤包括蚀刻第一绝缘层以暴露栅焊盘，并且所述形成像素电 极的步骤包括形成由透明导电材料构成的栅焊盘端子，该栅焊盘端子与所述栅 焊盘接触。
19、 根据权利要求18所述的方法，其特征在于，所述蚀刻导电金属层、 掺杂非晶硅层、本征非晶硅层和第一绝缘层的步骤包括在导电金属层上形成第一和第二光刻胶图案，第一光刻胶图案对应于栅极 和第一数据图案并具有大于第二光刻胶图案的厚度，通过第一和第二光刻胶图 案暴露位于栅悍盘上方的导电金属层；采用第一和第二光刻胶图案作为蚀刻掩模蚀刻导电金属层、掺杂非晶硅 层、本征非晶硅层和第一绝缘层以暴露所述栅焊盘；去除第二光刻胶图案以暴露导电金属层并部分去除第一光刻胶图案以形 成第三光刻胶图案；以及采用该第三光刻胶图案作为蚀刻掩模蚀刻导电金属层、掺杂非晶硅层和本 征一^晶硅层以形成欧姆接触图案、有源层和第一数据图案。
20、 根据权利要求15所述的方法，其特征在于，该有源层设置在栅极内。
21、 根据权利要求20所述的方法，其特征在于，所述蚀刻阻止层设置在 有源层内，并且欧姆接触层具有和有源层一样的宽度。
22、 根据权利要求15所述的方法，其特征在于，所述形成有源层、欧姆接角虫层图案和第一数据图案的步骤包括在导电金属层上对应于栅极形成第一光刻胶图案并对应于第一数据图案 形成第二光刻胶图案，第一光刻胶图案具有大于蚀刻阻止层并小于栅极的宽度；以及采用第二光刻胶图案作为蚀刻掩模蚀刻导电金属层、掺杂非晶硅层和本征 非晶硅层以形成第一数据图案、欧姆接触图案和有源层。
23、 根据权利要求22所述的方法，其特征在于，所述蚀刻导电金属层的 步骤还包括蚀刻导电金属层以在欧姆接触图案上形成导电金属图案，并且所 述形成像素电极、第二数据图案、源极和欧姆接触层的步骤还包括通过蚀刻所 述导电金属图案在欧姆接触层和源极以及欧姆接触层和漏极之间形成缓冲金 属图案。
24、 根据权利要求15所述的方法，其特征在于，所述形成有源层和欧姆 接触图案的步骤包括在所述第一数据图案下方形成由掺杂非晶硅构成的第三 数据图案以及由本征非晶硅构成的第四数据图案，所述第一、第三和第四数据 图案具有同样宽度。
25、 根据权利要求24所述的方法，其特征在于，通过所述第二数据图案 覆盖所述第一、第二和第三数据图案的侧表面。
26、 根据权利要求15所述的方法，其特征在于，所述形成第一数据图案 的步骤包括在数据线的一端形成数据焊盘，并且所述形成像素电极的步骤包括 形成由透明导电材料构成的数据焊盘端子并且该数据焊盘端子与数据焊盘接 触。
27、 根据权利要求15所述的方法，其特征在于，所述像素电极延伸并与 所述栅线重叠从而构成存储电容器，该存储电容器具有用作第一存储电极的栅 线的重叠部分、作为第二存储电极的像素电极重叠部分和作为介电材料的绝缘 层。
全文摘要
一种用于液晶显示器件的阵列基板，其包括位于基板上的栅线；与所述栅线交叉的数据线，该数据线包括由透明导电材料构成的第一层和位于该第一层下方的第二层；薄膜晶体管，包括连接到栅线上的栅极、位于该栅极上的绝缘层、位于绝缘层上的有源层、位于有源层上的蚀刻阻止层、位于蚀刻阻止层上的欧姆接触层、位于欧姆接触层上并与所述第一层连接的源极和与源极间隔开设置的漏极；和漏极连接的像素电极，其中源极、漏极和像素电极和第一层位于同一层并由和第一层相同的材料形成。
文档编号H01L21/00GK101097388SQ200710127550
公开日2008年1月2日 申请日期2007年6月28日 优先权日2006年6月30日
发明者李昌斌 申请人:Lg.菲利浦Lcd株式会社