专利名称：用于一半导体封装结构的基板、半导体封装结构及其制造方法
技术领域：
本发明涉及一种半导体封装结构及其制造方法；特别涉及一种可以提升芯片 与基板接合可靠度的半导体封装结构及其制造方法。
背景技术：
先进半导体封装技术己越来越普遍，例如mini-BGA (ball-grid array)技 术、FBGA (fine pitch BGA)技术等等。此类封装技术，将一半导体芯片藉由 一接合层与一基板，或称导线架(leadframe)，进行粘合。进一步言，接合 层的材料通常一种胶状材质，封装制程先将接合层涂布于基板上预定与半导体 芯片接合的区域，然后将半导体芯片放置于接合层上，施加一压力及温度至该 封装结构，待接合层固化后，即可将芯片粘合于基板之上，之后芯片再藉由导 线结构与基板或者外部元件相连。图1所示为现有技术的半导体封装结构1的示意图，包含一基板11、 一接合 层12、 一芯片13以及一导线结构14，由于基板11与芯片13仅藉由接合层12 接合，因此基板11与芯片13之间的接合层12的厚度将直接影响半导体封装 结构l的接合可靠度。由于封装结构的规格日趋薄型化，因此接合层的厚度也 逐渐变薄，当接合层12的厚度趋薄时，基板11与芯片13之间较容易发生分 层(delamination)现象，进而局部剥离，导致接合可靠度降低，损坏封装结构。 同时分层现象亦将破坏芯片13与外部元件的电性连结，造成导线结构14与芯 片13之间或者导线结构14与外部元件之间的连结损坏，导致电性可靠度亦随之降低。
有鉴于此，在半导体结构中，提供一可提升芯片与基板接合可靠度的半导体 封装结构，乃为此一业界亟待解决的问题。
发明内容
本发明的一目的在于提供一种用于一半导体封装结构的基板、 一种半导体封 装结构及其制造方法，该半导体封装结构包含一基板、 一接合层、及一芯片。 藉由在基板上形成一凹陷区，使接合层涂布于基板上时，于凹陷区内可具有较 厚的厚度，藉此增加基板与芯片的接合可靠度，降低基板与芯片分层的风险。
为达上述目的，本发明揭露一种用于一半导体封装结构的基板、 一种半导体 封装结构及其制造方法；首先，在基板上形成具有一预定图案的凹陷部；接着 形成至少部分夹设于该凹陷部及该芯片的一第一表面间的一接合层，该接合层 用以接合该芯片与该基板；然后于该芯片上布局一导电结构，以连结至一外部 元件；藉此，该接合层于凹陷区内可具有较厚的厚度
为让本发明的上述目的、技术特征、和优点能更明显易懂，下文以较佳实施 例配合附图进行详细说明。
图1为现有技术的半导体封装结构的示意图2为本发明的半导体封装结构的示意图3a为本发明的另一半导体封装结构的示意图3b为图3a所示的封装结构的基板的上视示意图4为本发明的又一半导体封装结构的示意图5a为应用于本发明的一基板的示意图；图5b为应用于本发明的另一基板的示意图；以及 图5c为应用于本发明的又一基板的示意图。
主要元件符号说明
11:基板12:接合层
13:芯片14:导线结构
21:基板22:接合层
23:芯片24:导线结构
211:凹陷部212:周缘部
231:第一表面232:第二表面
31:基板32:接合层
33: 芯片34:导线结构
311:凹陷部312:周缘部
313:穿孔区域331:第一表面
41:基板42:接合层
43:芯片411:凹陷部
412:周缘部51a:基板
511a:凹陷部51b:基板
511b:凹陷部51c::基板
511c:凹陷部
具体实施例方式
以下将通过实施例来解释本发明内容，其关于具有较佳接合的半导体封装结构及其制造方法。然而，本发明的实施例并非用以限制本发明需在如实施例所 述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅 为阐释本发明的目的，而非用以限制本发明。需说明者，以下实施例及附图中，
与本发明无关的元件已省略而未绘示，且附图中所绘示的元件间尺寸比例关 系，为说明实施例的目的，并非实际制作元件时的限制。
请参考图2，其绘示一半导体封装结构2的侧面示意图，包含一基板21、 一 接合层22以及一芯片23，其中该基板的材料选自下列群组 一聚酰亚胺 (Polyimide)、 一铜箔基板(copper layer)及其组合。基板21具有一凹陷 部211以及一周缘部212，周缘部212环绕凹陷部211，由于图2侧面示意图， 故周缘部212于图中位于凹陷部211的两侧。周缘部212具有一第一纵向尺寸 Hl，同时凹陷部211具有一第二纵向尺寸H2，第一纵向尺寸Hl大于第二纵向 尺寸H2，使凹陷部211可容纳接合层22至少部分地形成于其内。在本实施例 中，凹陷部211包含至少一均匀的下沈区域，第二纵向尺寸H2即由下沈区域 的一底部与基板21的一底部间所界定。于其他实施例中，凹陷部211可具有 一粗化设计表面，可更紧密固定接合层22。
为使半导体封装结构2能够具有较佳的应力吸收能力，第一纵向尺寸Hl与 第二纵向尺寸H2基本上具有5微米至50微米的差异，意即凹陷部211的下沈 范围为5微米至50微米，使接合层22于凹陷部211内能具有较厚的厚度。
在本实施例中，接合层22可充满该下沈区域内或部分地形成于凹陷部221 内，同时覆盖基板21的一部分。接合层22的材料选自下列群组 一液态胶、 一具有两阶段特性的热固性混合物及其组合。上述液态胶可为Epoxy或银胶或 者其他类似的粘着胶，而具两阶段特性热固性混合物可以是B stage胶。适用 形成接合层22的材料涂布于基板21之后，逐渐干燥以形成接合层22。芯片23具有二表面，在木实施例中，芯片23具有一第一表面231，通过接 合层22与基板21接合。芯片23同时具有一第二表面232，位于芯片23的另 一侧，与第一表面231相对，第二表面232上设有一导线结构24，芯片23即 通过此导线结构24与一外部元件电性连结，举例而言，外部元件可为基板上 一线路层的一接点或者是一导线架本体的一引脚(lead)或一芯片承载座(Die pad)，或者是其他能作为电性连结的一导体。本实施例的半导体封装结构2 可适用于mini-BGA封装架构或者是具有芯片承载座(Die pad)的导线架封装 架构。
请一并参考图3a及图3b，为本发明的另一实施例示意图，其中图3a绘示一 半导体封装结构3的侧面示意图，图3b绘示此半导体封装结构3的基板31的 上视图，其中图3a的基板31代表图3b中，基板31沿AA'剖面线的剖面。与 前述实施例主要不同处，在于此实施例中基板31的上具有一穿孔区域313,同 时芯片33与接合层接合的一第一表面331其上设有一导线结构34，此导线结 构34可穿过此穿孔区域313，使芯片33可通过此导线结构34与一外部元件连 结，举例而言，外部元件选自下列群组该基板上一线路层的一接点、 一导线 架本体的一引脚(lead)、 一芯片承载座(Die pad)、 一导体及其组合。基 板31具有一凹陷部311以及一周缘部312，周缘部312环绕凹陷部311。
周缘部312具有一第一纵向尺寸Hl，同时凹陷部311具有一第二纵向尺寸 H2，第一纵向尺寸H1大于第二纵向尺寸H2，使凹陷部311可容纳接合层32至 少部分地形成于其内。在本实施例中，凹陷部311—均匀的下沈区域，第二纵 向尺寸H2即由下沈区域的一底部与基板31的一底部间所界定。如同前述，凹 陷部311可具有一粗化设计表面，可更紧密固定接合层32。
为使半导体封装结构3能够具有较佳的应力吸收能力，第一纵向尺寸Hl与第二纵向尺寸H2基本上具有5微米至50微米的差异，意即凹陷部311的下沈 范围为5微米至50微米，使接合层32于凹陷部311内能具有较厚的厚度。本 实施例的半导体封装结构3适用于FBGA制程。
前述不同实施例中，凹陷部亦可利用各种不同实施方式形成，例如凹陷部可 具有各种不同预定图案，再藉由蚀刻方式形成于基板上。请参考图4，其绘示 一半导体封装结构4，包含基板41、接合层42以及芯片43，其中基板41包含 一凹陷部411，凹陷部411包含多个下沈区域。周缘部412具有一第一纵向尺 寸H1;同时形成于基板41其中各下沈区域的一底部与基板41的底部，可界定 出第二纵向尺寸H2，第一纵向尺寸Hl与第二纵向尺寸H2基本上具有5微米至 50微米的差异。
请继续参考图5(a)，图5(b)，图5(c)，其为各种不同凹陷部实施方式的上 视图。图5(a)所绘示的是一基板51a,其具有多个长条状下沈区域的凹陷部 511a，图5(b)所绘示的是一基板51b，其具有一回旋状下沈区域的凹陷部511b， 图5(c)所绘示的是一基板51c，其具有多个区块状下沈区域的凹陷部511c。在 此所例示的各式凹陷部实施方式，均可与前述各式实施例的接合层共同包含于 本发明的半导体封装结构，使接合层至少部分夹设于凹陷部及该芯片的一表面 之间，以接合芯片与基板，达成本发明的目的。
上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征， 并非用来限制本发明的保护范畴。任何熟悉此技术者可轻易完成的改变或均等 性的安排均属于本发明所主张的范围，本发明的权利保护范围应以权利要求书 为准。
权利要求
1.一种半导体封装结构，包含一基板，具有一凹陷部及一周缘部，环绕该凹陷部，其中该周缘部具有一第一纵向尺寸，该凹陷部具有一第二纵向尺寸，该第一纵向尺寸大于该第二纵向尺寸；以及一接合层，至少部分形成于该凹陷部内；一芯片，具有一第一表面；其中该芯片的第一表面，可通过该接合层与该基板接合。
2. 如权利要求1所述的封装结构，其特征在于，该芯片更具有一第二 表面，与该第一表面相对，该第二表面设有一导线结构，连结至一外部元 件。
3. 如权利要求2所述的封装结构，其特征在于，该外部元件选自下列 群组该基板上一线路层的一接点、 一导线架本体的一引脚、 一芯片承载 座、 一导体及其组合。
4. 如权利要求l所述的封装结构，其特征在于，该芯片的第一表面设 有一导线结构，连结至一外部元件。
5. 如权利要求4所述的封装结构，其特征在于，该外部元件选自下列 群组该基板上一线路层的一接点、 一导线架本体的一引脚、 一芯片承载 座、 一导体及其组合。
6. 如权利要求l所述的封装结构，其特征在于，该凹陷部包含至少一 均匀的下沉区域，该下沉区域的一底部与该基板的一底部间，界定出该第 二纵向尺寸。
7. 如权利要求6所述的封装结构，其特征在于，该第一纵向尺寸与该第二纵向尺寸基本上具有5微米至50微米的差异。
8. —种形成一半导体封装结构的方法，包含下列步骤形成具有一预定图案的凹陷部于一基板上；及形成至少部份夹设于该凹陷部及该芯片的一第一表面间的一接合层， 以接合该芯片与该基板。
9. 一种用于一半导体封装结构的基板，该半导体封装结构包含依序层迭的该基板、 一接合层、及一芯片，该基板包含 一凹陷部；及 一周缘部，环绕该凹陷部；其中该周缘部具有一第一纵向尺寸，该凹陷部具有一第二纵向尺寸， 该第一纵向尺寸大于该第二纵向尺寸，该凹陷部适以容纳至少部分的该接PI fe 。
10. 如权利要求9所述的基板，其特征在于，该凹陷部包含至少一均匀 的下沉区域，该下沉区域的一底部与该基板的一底部间，界定出该第二纵 向尺寸。
全文摘要
本发明一种半导体封装结构及其制造方法，该半导体封装结构包含一基板、一接合层以及一芯片。基板上形成凹陷部，使接合层涂布于该基板时，于该凹陷部将具有较厚的纵向尺寸，藉此，该基板于通过该接合层与该芯片接合时，得由该较厚部分的接合层，提供更稳定的接合。
文档编号H01L21/58GK101409265SQ20071016204
公开日2009年4月15日 申请日期2007年10月10日 优先权日2007年10月10日
发明者林鸿村, 陈有信 申请人:南茂科技股份有限公司