专利名称：半导体装置及其制造方法
技术领域：
本发明涉及一种半导体装置及其制造方法，特别涉及MOSFET装置中 的栅极堆叠结构及其制造方法。
背景技术：
Ono等人发现稀土(rare earth, RE)元素(Ono et al., Appl. Phys. Lett., 78, 1832,2001)，例如镧(lanthanum)，当与二氧化硅(Si02)接触，且在含有氧的 环境下被加热至足够的高温时，会反应形成硅酸盐(silicate)。
形成硅酸盐的程度会随着元素的性质不同而有变化。因此，硅酸盐的形 成可能有不同的结果。
Lichtenwahlner等人发现(Lichtenwahlner et al.， J. Appl. Phys., 98， 024314，
2005) ，消耗介于稀土元素与氧化硅之间的界面会造成等效栅极氧化层厚度 (Equivalent Oxide Thickness ， EOT)变薄。
L. Pantisano发现等人(L. Pantisano et al., Appl, Phys. Lett., 89， 113505,
2006) ，当稀土元素被整合至栅极堆叠结构中作为单层厚度的覆盖层(cap layer)时，临界电压会偏移至较小的值。
发明内容
本发明的目的在于提供一种半导体装置的制造方法，以克服现有技术 在等效栅极氧化层厚度变薄及有效功函数偏移方面的缺陷。
本发明提供一种半导体装置的制造方法，包括下列步骤形成至少一介 电层于半导体基板上，其中位于顶部的介电层为含硅的介电层；形成至少一 稀土元素氧化层于该含硅的介电层上；形成至少一金属电极层于该稀土元素 氧化层上；以及于形成该金属电极层于该稀土元素氧化层上后，进行退火工 艺，以在该含硅的介电层及该稀土元素氧化层之间至少部分区域形成稀土硅 酸盐层，其中在形成该金属电极层于该稀土元素氧化层上之前并没进行退火工艺。
如上所述的半导体装置的制造方法，其中该退火工艺的温度介于600 °C
至1200 °C。
如上所述的半导体装置的制造方法，其中该稀土元素氧化层/ (该稀土 元素氧化层+该含硅的介电层)厚度比介于0.1至0.4。
如上所述的半导体装置的制造方法，其中该稀土元素氧化层包含镧、钇、
镨、钕、钐、铕、IL、镝、铒、镱或其组合的氧化物。
如上所述的半导体装置的制造方法，其中该金属电极层包含钨、钽、钛、 钌、钼、钼、氮化钛、氮化钽或其组合。
如上所述的半导体装置的制造方法，其中该半导体基板包含锗、锗化硅、 砷化镓及/或磷化铟。
另外，本发明提供一种半导体装置，包括半导体基板；至少一介电层， 位于该半导体基板上，其中位于顶部的该介电层为含硅的介电层；稀土硅酸 盐层，位于该含硅的介电层上；以及金属电极层，位于该稀土硅酸盐层上； 其中该稀土硅酸盐层于该金属电极层形成后，对该含硅的介电层及稀土元素 氧化层进行退火工艺而形成。
如上所述的半导体装置，还包含未反应的该稀土元素氧化层，位于该稀 土硅酸盐层上。
如上所述的半导体装置，还包含多晶硅层，位于该金属电极层上。
如上所述的半导体装置，其中该含硅的介电层包含二氧化硅、氮氧化硅、 硅酸铪或氮氧化铪硅。
如上所述的半导体装置，其中该稀土元素氧化层包含镧、钇、镨、钕、 钐、铕、轧、镝、铒、镱或其组合的氧化物。
如上所述的半导体装置，其中该金属电极层包含钨、钽、钛、钌、钼、 钼、氮化钛、氮化钽或其组合
如上所述的半导体装置，其中该半导体基板包含锗、锗化硅、砷化镓及 /或磷化铟。
综上所述，本发明在等效栅极氧化层厚度变薄及有效功函数偏移方面的 结果可得到优异的成效。
图la显示刚沉积的介电层在不同温度下进行退火工艺时其物理厚度的 变化情形。
图lb显示在自约600 。C至1000 "C的不同温度下，对以原子层沉积法所 刚沉积的氧化镧层进行退火工艺后，氧化镧层的厚度变化情形。
图2显示镝钪氧(DyScCg层在氧气环境(图中实心圆形标示体*)或氮 气环境(图中实心三角形标示体A)下进行热退火工艺的标准化增加厚度的 关系。
图3a及图3b显示厚度约为10 nm的DyScOx层于不同条件(温度或时 间)下进行热处理后的标准化增加厚度的关系。
图4显示具有不同厚度的DyScOx层于温度约100(TC的环境下进行退火 工艺固定时间后，其标准化增加厚度(图中实心圆形标示体O与绝对增加 厚度(图中实心三角形标示体A)的关系。
图5显示富含Dy (约75。/。Dy)(图中实心圆形标示体*)与富含Sc(约 25%Dy)(图中实心正方形标示体B)的DyScOx层于温度约1000 。C的环境 下进行退火工艺一段不同时间后，其标准化增加厚度的关系。
图6显示DyHfOx层(图中实心正方形标示体B)与DyScOx层(图中实 心圆形标示体"的不同组成物的Dy含量(％)与相对增加厚度(％)的关系。
图7显示含Dy、含Sc及同时含Dy与Sc的氧化物覆盖层厚度与其临界 电压偏移关系。
图8a显示厚度为2nm的SiON介电层被厚度为lnm的07203覆盖，07203 被TaN的金属电极层覆盖，在经过具有接面活化热预算(温度约为1030 °C) 的热处理后，所得到栅堆叠结构的等效栅极氧化层厚度小于原来厚度为2nm 的SiON介电层。
图8b显示根据图8a显示的实施例中，其等效栅极氧化层厚度由1.8 nm 减小至1.3nm，而临界电压降低。
图9显示Dy203厚度于氮氧化硅(SiON)与氧化镝(Dy203)与氮化钽(TaN) 堆叠结构中对等效栅极氧化层厚度的影响。
图10显示Dy2(V(Dy2O3+SiO(N))厚度比于(氮)氧化硅(SiO(N))与氧化 镝(Dy203)与氮化钽(TaN)堆叠结构中对等效栅极氧化层厚度及有效功函数(effective Work Function, eWF)的影响。
图11显示(氮)氧化硅(SiO(N))与氧化镝(Dy203)与氮化钽(TaN)堆叠结 构在不同的热预算与退火工艺顺序的条件下，其等效栅极氧化层厚度及有效 功函数结果。
图12a显示本发明的实施例中，于进行退火工艺前的栅极堆叠结构。 图12b显示根据图12a的本发明实施例中，进行退火工艺后的栅极堆叠 结构。
图12c显示本发明的实施例中，于进行退火工艺前的栅极堆叠结构。 图12d显示根据图12c的本发明实施例中，进行退火工艺后的栅极堆叠 结构。
并且，上述附图中的各附图标记说明如下
1 半导体基板
2 介电层 2a介电层
3 稀土硅酸盐层
4 稀土元素氧化层 4a稀土元素氧化层
5 金属电极层
6 多晶硅层
7 间隔层
具体实施例方式
本发明的实施例提供一种半导体装置的制造方法，特别是MOSFET装 置中的栅极堆叠结构的制造方法。有关各实施例的制造方式和使用方式如下 所详述，并伴随附图加以说明。其中，附图和说明书中使用的相同的元件编 号表示相同或类似的元件。而在附图中，为清楚和方便说明起见，有关实施 例的形状和厚度或有不符实际的情形。而以下所述特别针对本发明的装置的 各项元件或其整合加以说明，然而，值得注意的是，上述元件并不特别限定 于所显示或描述的内容，而是本领域技术人员所知的各种形式，此外，当一 层材料层是位于另一材料层或基板之上时，其可以是直接位于其表面上或另
7外插入有其他中介层。
图12a至图12b为本发明实施例的半导体装置剖面图。请参考图12a， 形成至少一介电层2于半导体基板1上，其中位于顶部的介电层2为含硅的 介电层(Si containing dielectric material, Si-CDM)。(立即性地较佳)形成至少一 稀土元素氧化(rare earth oxide, REO)层4于上述含硅的介电层2。(立即性地 较佳)形成至少一适合用作金属电极层5的材料层于上述稀土元素氧化层4 上。在一个实施例中，于金属电极层5形成后，可在温度约600 "至1200 °C， 较佳为约600 x:至iooo 。C的环境下，进行退火工艺，以在含硅的介电层2 及稀土元素氧化层4之间至少部分区域，形成稀土硅酸盐层3，如图12b所 示。在一个实施例中，稀土元素氧化层4未被反应耗尽，因此存在剩余的稀 土元素氧化层4a。在另一个实施例中，稀土元素氧化层4全被反应耗尽，因 此剩余的稀土元素氧化层4a不存在。在一个实施例中，在形成金属电极层5 于稀土元素氧化层4上之前，并没进行退火工艺。
图12c至图12d为本发明实施例的半导体装置剖面图。请参考图12c， 形成至少一介电层2于半导体基板1上，其中位于顶部的介电层2为含有硅 的介电层。(立即性地较佳)形成至少一稀土元素氧化层4于上述含硅的介电 层2。(立即性地较佳)形成至少一适合用作金属电极层5的材料层于上述稀 土元素氧化层4上。形成多晶硅层6于金属电极层5上。将上述栅极堆叠结 构图案化后，于栅极堆叠结构两侧形成间隔层7。在一个实施例中，于间隔 层7形成后，可进行退火工艺，以在含硅的介电层2及稀土元素氧化层4之 间至少部分区域形成稀土硅酸盐层3，如图12d所示。在一个实施例中，稀 土元素氧化层4未被反应耗尽，因此存在剩余的稀土元素氧化层4a。在另一 个实施例中，稀土元素氧化层4全被反应耗尽，因此剩余的稀土元素氧化层 4a不存在。
半导体基板1包含锗(germanium， Ge)、锗化硅(SiGe)、砷化镓(GaAs)及 /或磷化铟(InP)，或其他适合的半导体材料。含硅的介电层2可以有机金属 化学气相沈积法、原子层沉积法、原子气相沉积法或物理气相沉积法形成。 含硅的介电层2包含二氧化硅(Si02)、氮氧化硅(SiON)、硅酸铪(HfSiO)或 氮氧化铪硅(HfSiON)。在一个实施例中，含硅的介电层2的介电系数大于 二氧化硅的介电系数。稀土元素氧化层4可以有机金属化学气相沈积法、原子层沉积法、原子气相沉积法或物理气相沉积法形成。稀土元素氧化层4包
含镧(Lanthanum， La)、 f乙(Yttrium, Y)、镨(Praseodymium， Pr)、钕(Neodymium， Nd)、韦-(Samarium, Sm)、铕(Europium, Eu)、韦L(Gadolinium， Gd)、丰商(dysprosium， Dy)、铒(erbium，Er)、镱(Ytterbium, Yb)或其组合的氧化物。金属电极层5包 含鸨(Tungsten, W)、钽(Tantalum， Ta)、钛(Titanium, Ti)、钌(Ruthenium, Ru)、 铂(Platinum， Pt)、钼(Molybdenum, Mo)、氮化钛(TiN)、氮化钽(TaN)或其组合。 于本发明的较佳实施例中，当退火工艺仅在形成金属电极层5于稀土元 素氧化层4上后进行时，在等效栅极氧化层厚度(Equivalent Oxide Thickness, EOT)变薄及有效功函数偏移(effective work function shift)方面的结果可得到 优异的成效。
于本发明的较佳实施例中，在较佳REO/(REO+SiCDM)厚度比的条件下， 可得到较小的等效栅极氧化层厚度(可参考图9)。当REO/(REO+SiCDM) 厚度比偏离较佳值时，等效栅极氧化层厚度会变厚。图9显示在氮氧化硅 (SiON)层厚度固定(2 nm)的条件下，Dy203层厚度于氮氧化硅(SiON)与氧化镝 (Dy203)堆叠结构中对等效栅极氧化层厚度的影响。假设Dy203层与SiON层 并未反应而混合，计算得到的等效栅极氧化层厚度应会随着Dy203覆盖层的 厚度增加而变厚，如图9中空心圆形标示体o显示的关系。
然而，实验的结果(实心圆形标示体*显示的关系)显示当SiON层被 0.5 nm或1 nm的0丫203层覆盖时，等效栅极氧化层厚度实际上会由约18 A 减少至约14 A。而当Dy203层厚度提高至2 nm时，等效栅极氧化层厚度再 次增加至假设Dy203与SiON未反应在一起所计算得到的值。这表示Dy203 层与SiON层能够在某些Dy2(V(Dy203+SiON)厚度比的条件下反应而混合， 得到较小等效栅极氧化层厚度。较佳Dy203/(Dy203+SiON)厚度比介于0.1 0.4之间，更佳为0.2-0.4之间。
图10显示在07203层及Si02层(即图中显示的Dy203+Si02)总厚度固定 (3nm)的条件下，Dy203/(Dy203+Si02)厚度比对于氧化硅(Si02)与氧化镝 (Dy203)堆叠结构其等效栅极氧化层厚度(如图中所显示的实心圆形标示体參) 及有效功函数(effective Work Function)(如图中所显示的实心三角形标示体 ▲)的影响。(Si02)与(Dy203)堆叠结构的等效栅极氧化层厚度与 Dy2(V(Dy203+Si02)厚度比具有函数关系。Dy2(V(Dy203+Si02)厚度比介于约0.3至0.4时可得到较小等效栅极氧化层厚度。其中较小等效栅极氧化层厚度
相比于未覆盖Dy203层的Si02层其等效栅极氧化层厚度减少约5A。然而， 当Dy203/(Dy203+Si02)厚度比约为0.6及更高时，等效栅极氧化层厚度增加， 且超过未覆盖Dy203层的Si02层其等效栅极氧化层厚度。与等效栅极氧化层 厚度及Dy2(V(Dy203+Si02)厚度比的拋物线关系不同，有效功函数(effective work flinction, eWF)及Dy2(V(Dy203+Si02)厚度比之间具有反比关系。当 Dy2(V(Dy203+Si02)厚度比自0增加至0.7时，有效功函数由4.4下降至3.7。 当Dy2(V(Dy2O3+SiO2)厚度比高于0.7时，有效功函数稳定于3.7。较理想的 Dy2(V(Dy2O3+SiO2)厚度比约为0.3，其对应较小的等效栅极氧化层厚度，且 其有效功函数与参考的SiON与多晶硅堆叠结构其有效功函数(约4.0 eV) 相似。
图10也显示，在Dy203/(Dy203+Si02)厚度比相同的条件下，当(Si02)与 (Dy203)堆叠结构中的Si02层被加入氮元素时，其等效栅极氧化层厚度(如 图中所显示的空心圆形标示体o)及有效功函数(如图中所显示的空心三角 形标示体A)分别减少了2A及150meV。等效栅极氧化层厚度变薄的原因 可能是由于氮元素的加入使介电系数变大，或Dy203与(氮)氧化硅(SiO(N)) 经反应而混合增加所造成的结果。有效功函数减少的原因可能是由于氮元素 的加入导入正电荷所造成的结果。在硅酸铪(氮)氧化合物与碳化钽 (HfSiO(N)/Ta2C)堆叠结构中也发现此现象。
图11显示被07203层覆盖的SiON层在不同的热预算与退火工艺顺序的 条件下，其等效栅极氧化层厚度及有效功函数结果。除温度为103(TC的标准 活化退火(standard activation anneal, S/D RTA)(如图11中所显示的仅标准活 化退火)工艺外，也可于标准活化退火工艺后进行温度为1030 "C的制备后 退火(post-deposition anneal, PDA)工艺(如图中所显示的标准活化退火+制备 后退火)，或于形成金属电极之前进行温度为103(TC的制备后退火工艺(如 图中所显示的标准活化退火+于形成氮化钽(TaN)层之前的制备后退火)。
比较仅标准活化退火与标准活化退火+制备后退火，由图中显示的有效 功函数偏移(eWF2M又稍微减少可得知，另外进行的制备后退火工艺仅稍微增 加有效功函数。然而，当制备后退火工艺在形成金属电极之前于Dy203层上 进行时，有效功函数偏移(eWF3)大幅减少了 220 meV。这表示要得到有效功函数较大调变量的方法最好是在Dy203覆盖层上形成/附着例如金属电极 层、多晶硅(poly)电极层、及间隔层(spacer)之后进行(高温)退火工艺。
图la显示刚沉积的(as deposited)介电层在不同温度下进行退火工艺其物 理厚度(physicalthickness)的变化情形。X轴表示不同的介电层，其中介电层 的厚度由椭圆偏光仪量测得，且介电层利用不同的沉积方式，如原子层沉积 法(atomic layer deposition, ALD)或原子气相、沉禾只、法(atomic vapor deposition) 形成。介电层形成于类似氧化硅层的界面氧化硅(interfacialSiOh)层上，其中 界面氧化硅层的厚度并无法由椭圆偏光仪量判别测得。当上述由介电层及氧 化硅层所形成的双层膜堆叠结构，在氧气环境下，以介于约600 "C至1000 °C 的温度进行退火工艺后，其厚度明显增加。
洁净基板的长条图(bar graph)显示经过IMEC ( Inter-university MicroElec加nics Center,纳米电子技术联盟)清洁工艺的硅基板其氧化情形 与退火工艺的关系。此洁净基板的长条图作参照组用。IMEC清洁为湿式清 洗工艺(wet cleaning),其工艺包含以硫酸臭氧混合物(sulphuric acid-ozone mixture, SOM)去除有机物质，接着以二氧化铵混合物(ammonium peroxide mixtures, APM)清洁，再以去离子(deionized， DI)水稀释的氢氟酸及盐酸 (HF/HCL)水溶液冲洗，最后进行马兰葛尼法(Marangoni)干燥。基板以上 述方法清洁后，才可形成化学氧化物。
由图可发现，使膜厚度变厚的反应可能是由于热活化(thermal activated) 所造成的，膜的物理厚度(physical thickness)可随着热预算(thermal budget)的 增高而变厚，因此在将近IOO(TC或更高的温度时能得到较低温时更厚的物理 厚度。然而，反应的程度(可以膜厚度增加程度做判断)除了与热预算有关 外，也与膜含有的元素种类有关，其中含有镝(dysprosium, Dy)(以及镧 (lanthanum, La))元素的膜反应程度明显高于含有钪(scandium， Sc)(或甚至 是硅(Si))元素的膜反应程度。
图lb显示在自约600 t:至1000 "C的不同温度下，对以原子层沉积法刚 沉积的(asdeposited)氧化镧(La203)膜进行退火工艺后，氧化镧膜的厚度变 化情形。其中含有La元素的膜与含有Dy元素的膜相似，其膜厚在进行完退 火工艺后明显增加。然而，从图lb显示的结果可发现，与含有Dy元素的膜 相比，1^203膜具有不同特征1. 在较低温(约80(TC)的环境下进行退火工艺其反应程度不同。
2. 膜厚的增加程度与所沉积La20j莫的厚度无关。
这表示，与最终的介电层其介电特性有关的参数中，所使用的(稀土) 元素种类即为其中一个参数。
当对沉积于氧化硅层上方的稀土元素氧化(rare earth oxide, REO)层或堆 叠层进行退火工艺，硅酸盐(silicate)的形成可由以下例子验证
(A) 在无氧环境下由于稀土元素氧化(rare earth oxide, REO)层与氧化硅 反应而混合，造成稀土元素氧化(rare earth oxide, REO)层的密度降低，但栅 极堆叠结构的整体厚度并没有明显改变，如图2所显示的实心三角形标示A
(氮气环境(atmosphere))。
(B) 在含氧环境下位于稀土元素层与氧化硅层之间的界面，以及在沉积 稀土元素层前原本存在或再形成(regrown)的二氧化硅，由于氧元素与硅或二 氧化硅(Si02)反应而混合(incorporation)，造成体积膨胀而使厚度增加，如图2 所显示的实心圆形标示* (氧气环境)。
图2显示镝钪氧(DyScCg层在氧气环境(图中实心圆形标示体"或氮 气环境(图中实心三角形标示体A)下进行热退火工艺的标准化增加厚度 (normalized thickness increase)(t退火画t沉积)/t沉积((退火后厚度一刚沉积厚度) /刚沉积厚度)。其中t退火为DyScOx层在约1000 。C的温度下进行热退火工 艺后的厚度，t沉积为DyScOx层刚沉积完时的厚度。
硅酸盐的形成除了与进行热退火工艺时的周遭环境有关，也与热退火工 艺中的热预算有关，如退火时间及退火温度，如图3a及图3b所显示。图3a 及图3b显示厚度约为10nm的DyScOx层于不同条件(温度或时间)下进行 热处理后的标准化增加厚度的关系。在此例子中，可以很清楚的发现，随着 温度的升高，标准化增加厚度也会增大，特别是当温度高于90(TC以上时。 于标准化增加厚度稳定于平衡值前，硅酸盐的形成是非常迅速的。其中平衡 值可说明于DyScOx层中的Si02已达到最大溶解度(maximum solubility)。
图4显示具有不同厚度的DyScOx层于温度约100(TC的环境下进行退火 工艺固定时间后，其标准化增加厚度(t退火-t沉积)/t沉积(参考图中实心圆形标示 体*)与绝对增加厚度(absolute thickness increase)(参考图中实心三角形标 示体A)的关系。图5显示富含Dy (约75 %Dy)(参考图中实心圆形标示体*)与富含 Sc(约25。/。Dy)(参考图中实心正方形标示体B)的DyScOx层，于温度约 1000'C的环境下进行退火工艺一段不同时间后，其标准化增加厚度(t^-t，)/t
Si02能够反应而混合至介电层堆叠结构中的最大量与稀土元素存在的 数量有关(可参考图la)。此可以下列说明得到证实
(a) 相对增加厚度与刚沉积的稀土元素氧化(rare earth oxide， REO)层厚度 之间的关系中，如图4显示，刚沉积膜的厚度愈厚，愈多的Si02能够被结合。 以相对增加厚度的结果做思考，可参考图4中表示DyScOx层相对增加厚度 的较下方线段，可发现到系统几乎维持于某一个平衡组成的状态。此平衡组 成中，稀土元素与Si02的比例约为2:l。此比例由稀土元素层的组成计算得 到，而非以稀土元素层的物理厚度计算得到。
(b) 当厚度约为10nm的DyScOx层其组成比例不同时，会具有不同的特 性。如图5所示，富含Dy元素的DyScOx层，其明显具有比富含Sc元素的 DySc(X层更大的相对增加厚度。这更进一步证实，在堆叠结构中，Si02能 够被结合的量与Dy元素存在的量有关。
以上的描述是于供应无限量氧的环境下所得到的结果。例如，在本发明 的实施例中，于形成包含栅堆叠结构的半导体装置工艺中，所有的退火工艺 均是在含氧环境下进行。在此例中，系统处在一个能够使最大量Si02被结合
的环境下。因此发现元素也可能以共沉积(co-deposited)的方式被结合至介电 层堆叠结构中。
图6显示DyHfOx层(图中实心正方形标示体固)与DyScOx层(图中实 心圆形标示体O的不同组成物，其Dy含量(。/。)与相对增加厚度(。/。)的关系。 比较图6中具有不同组成的DyHfOx层与DyScOx层的堆叠结构，发现两种堆 叠结构具有不同的表现特性。除了富含Sc的DyScOx层外，DyScOx层的特 性与Dy203层的特性相似(具有大量(extensive)的硅酸盐形成)。在含有大 量的Dy之前，含有Hf的DyHfOx层明显抑制了硅酸盐层的形成(愈低的相
对增加厚度表示愈少混合Si02)。
以上的描述是于供应无限量氧的环境下所得到的结果。在无氧环境下进 行退火工艺的例子中，如在氮气环境下，或对被氧不渗透层(oxygen imperablelayer)覆盖的材料层进行退火工艺，硅酸盐仅能于稀土元素氧化层及其下方材 料层中所含有的Si02经反应而混合形成。上述的混合会造成稀土元素氧化层 密度降低的结果。密度降低的程度与稀土元素Si02的比例成正比关系。若所 有的Si02均反应完，系统可达到平衡状态。只要系统处在封闭环境，例如以 金属电极层覆盖介电层以避免介电层与氧元素接触，及/或在含氧环境下， 不再对已形成的介电层提供足以促成硅酸盐层形成的热预算。
金属电极层的功函数可以类似硅加工的处理技术予以调变，以增加其效 能。利用控制位于金属电极层及介电层间的界面极性能够精确控制栅极结构 的功函数。因此，可利用控制在介电层与金属电极层界面的化学杂质(impurity) 的方法达到上述目的。利用诱导位于界面的原子部分电荷，及(在精确的电 荷处理下)电荷所产生的电位的关系理论(Smith, J. Chem. Edu, vol 67, p 559, 1990)，能够模拟位于Si02与TiN及H幻2与TiN界面的低浓度(约1013 atm/cm2)正电性(electropositve)元素(如铷(Rb)、锶(Sr)、钇(Y)、铯(Cs)等) 可造成的效应。根据所选择化学元素及氧化物的种类特性，模拟结果显示TiN 材料的功函数能够提升至约0.35 eV。
将上述论点应用于实际工艺中，即利用控制电极层与介电层之间的界面 (或控制所供应的热预算)能够得到适合的功函数。此结果也己证实于在主 介电层及电极层间加入覆盖层，例如非常薄(次纳米级(sub nanometer))的 介电材料，或相似的介电堆叠结构的实施例中。新的介电材料如钪(scandiiim， Sc)、镝(dysprosium,Dy)、镧(lanthanum,La)、铝(aluminum，Al)、斷hafnium，Ha)， 及其组合已可被用作主介电(bulk dielectric)层或覆盖层。实施例的结果显示， Al元素能够用以提升临界电压(有益于PMOS装置)，而稀土元素则能够 用以降低临界电压(有益于NMOS装置)。
在一个实施例中，以掺杂方式形成含Dy的氧化物(Dy based oxide)作为 覆盖层具有优良的结果。图7显示含Dy、含Sc及同时含Dy与Sc的氧化物 层的临界电压(threshold voltage， Vt)偏移结果。临界电压偏移的程度表示在复 杂的平衡关系中，如以介电层及金属电极层的组成作为控制参数，其效果的 程度。
再接下来的实施例中，提供一种如何控制工艺参数以得到所期望的等效 栅极氧化层厚度及临界电压。Si02的厚度能够在沉积任何高介电系数(high-k)材料前，利用对基板进行热氧工艺法予以控制。可利用多种方法，较佳以类 似化学气相沉积的方法，形成各种的厚度为纳米级的高介电系数介电层，如
纳米薄板(nanolaminate)，或共沉积膜(co-deposited film)。膜的组成可被控制。 因此适当的选择或控制Si02的厚度，及高介电系数介电层的组成及厚度，在 经过适当的热处理后，即可得到合适的等效栅极氧化层厚度。
在一个具体实施例中，厚度为2 nm的SiON介电层，如图8a所显示， 被厚度为lnm的Dy203层覆盖，且被TaN的金属电极层覆盖，在经过具有 接面活化热预算(junction activation thermal budget)(温度约为1030 °C)的热 处理后，所得到栅堆叠结构的等效栅极氧化层厚度小于原来厚度为2nm的 SiON介电层。如图8b所显示，可发现等效栅极氧化层厚度由1.8nm减小至 1.3nm，而临界电压(threshold voltage, Vt)降低。在类似的实施例中，可以具 有Dy203覆盖层的HfSiON来进行。
虽然本发明己以较佳实施例公开如上，但是其并非用以限定本发明，任 何本领域技术人员在不脱离本发明的精神和范围内，当可做些许改动与修 饰，因此本发明的保护范围当视随附的权利要求界定的范围为准。
权利要求
1.一种半导体装置的制造方法，包括下列步骤形成至少一介电层于半导体基板上，其中位于顶部的介电层为含硅的介电层；形成至少一稀土元素氧化层于该含硅的介电层上；形成至少一金属电极层于该稀土元素氧化层上；以及于形成该金属电极层于该稀土元素氧化层上后，进行退火工艺，以在该含硅的介电层及该稀土元素氧化层之间至少部分区域，形成稀土硅酸盐层，其中在形成该金属电极层于该稀土元素氧化层上之前，并没进行退火工艺。
2. 如权利要求1所述的半导体装置的制造方法，其中该退火工艺的温度 介于600 。C至1200 。C。
3. 如权利要求1至2中任何一项所述的半导体装置的制造方法，其中该 稀土元素氧化层/ (该稀土元素氧化层+该含硅的介电层)厚度比介于0.1 至0.4。
4. 如权利要求1至3中任何一项所述的半导体装置的制造方法，其中该 稀土元素氧化层包含镧、钇、镨、钕、钐、铕、轧、镝、铒、镱或其组合的 氧化物。
5. 如权利要求1至4中任何一项所述的半导体装置的制造方法，其中该 金属电极层包含钨、钽、钛、钌、铂、钼、氮化钛、氮化钽或其组合。
6. 如权利要求1至5中任何一项所述的半导体装置的制造方法，其中该 半导体基板包含锗、锗化硅、砷化镓及/或磷化铟。
7. —种半导体装置，包括 半导体基板；至少一介电层，位于该半导体基板上，其中位于顶部的该介电层为含硅 的介电层；稀土硅酸盐层，位于该含硅的介电层上；以及 金属电极层，位于该稀土硅酸盐层上；其中该稀土硅酸盐层是于该金属电极层形成后，对该含硅的介电层及稀 土元素氧化层进行退火工艺而形成。
8. 如权利要求7所述的半导体装置，还包含未反应的该稀土元素氧化层，位于该稀土硅酸盐层上。
9. 如权利要求7至8中任何一项所述的半导体装置，还包含多晶硅层，位于该金属电极层上。
10. 如权利要求7至9中任何一项所述的半导体装置，其中该含硅的介 电层包含二氧化硅、氮氧化硅、硅酸铪或氮氧化铪硅。
11. 如权利要求7至10中任何一项所述的半导体装置，其中该稀土元素 氧化层包含镧、钇、镨、钕、钐、铕、钆、镝、铒、镱或其组合的氧化物。
12. 如权利要求7至11中任何一项所述的半导体装置，其中该金属电极 层包含钨、钽、钛、钌、钼、钼、氮化钛、氮化钽或其组合。
13. 如权利要求7至12中任何一项所述的半导体装置，其中该半导体基 板包含锗、锗化硅、砷化镓及/或磷化铟。
全文摘要
本发明提供一种半导体装置及其制造方法，该制造方法包括下列步骤形成至少一介电层于半导体基板上，其中位于顶部的介电层为含硅的介电层；形成至少一稀土元素氧化层于该含硅的介电层上；形成至少一金属电极层于该稀土元素氧化层上；以及于形成该金属电极层于该稀土元素氧化层上后，进行退火工艺，以在该含硅的介电层及该稀土元素氧化层之间至少部分区域形成稀土硅酸盐层，其中在形成该金属电极层于该稀土元素氧化层上之前，并没进行退火工艺。本发明在等效栅极氧化层厚度变薄及有效功函数偏移方面的结果可得到优异的成效。
文档编号H01L21/336GK101308788SQ20081000134
公开日2008年11月19日 申请日期2008年1月9日 优先权日2007年1月10日
发明者凡尔薛·史文, 张世勋, 德根特·史蒂芬, 拉纳森·拉尔克, 汤姆薛曼, 爱德曼·克理斯夫 申请人:台湾积体电路制造股份有限公司;跨大学校际微电子卓越研究中心