专利名称：半导体芯片封装结构的制作方法
技术领域：
本发明涉及一种半导体芯片封装结构，特别涉及一种低阻抗的半导体芯 片封装结构。
背景技术：
半导体芯片封装结构的尺寸、形状、引脚/球垫数量、间距、长度等都有 标准规格，既便于加工，又便于与印刷电路板相配合，半导体芯片封装结构 工艺相关的生产线及生产设备都具有通用性，且便于标准化。然而，由于上 述半导体芯片封装结构标准规格的限制，会使半导体芯片封装结构无法达到
良好的电性，尤其是半导体芯片封装结构中，包括接地导线(groimd, GND) 或电源线(VDD)的电源网络(power net)的阻抗(impedance)无法有效降低。在 公知技术中，可利用多层的电路板(multi-layer printed circuit board)使电源网 络得到优选的配置，或设置额外的去耦合电容(decoupling capacitor),以降低 电源网络的阻抗。然而，上述方式会增加制造成本。
因此，需要一种低阻抗和低制造成本的半导体芯片封装结构。
发明内容
本发明提供一种半导体芯片封装结构，包括 一封装基板，其具有一第
一表面和一第二表面，上述第二表面位于上述第一表面的相反侧； 一通孔，
穿过上述封装基板； 一半导体芯片，设置于上述封装基板的上述第一表面上， 上述半导体芯片的一下表面覆盖于上述通孔的一端；至少两个接合指，设置
于上述封装基板的上述第二表面上，且围绕于上述通孔； 一导线，设置于上 述封装基板的上述第二表面上，且位于上述两个接合指与上述通孔之间，其 中上述导线的两端分别电性连接于上述两个接合指。
本发明又提供一种半导体芯片封装结构，包括 一封装基板，其具有一 第一表面和一第二表面，上述第二表面位于上述第一表面的相反侧； 一通孔，穿过上述封装基板； 一半导体芯片，设置于上述封装基板的上述第一表面上， 上述半导体芯片的一下表面覆盖于上述通孔的一端；至少两个接合指，设置
于上述封装基板的上述第二表面上，且围绕于上述通孔； 一导线，设置于上 述封装基板的上述第二表面上，且位于上述两个接合指与上述通孔之间，其 中上述导线的两端分别电性连接于上述两个接合指。上述半导体芯片封装结 构还包括多个接合垫，设置于上述半导体芯片的上述下表面上，且位于上述 通孔中；多条接合导线，穿过上述通孔，其中每一条上述接合导线分别电性 连接上述接合垫与上述接合指。
本发明又提供一种半导体芯片封装结构，包括 一封装基板，其具有一 第一表面和一第二表面，上述第二表面位于上述第一表面的相反侧； 一通孔， 穿过上述封装基板； 一半导体芯片，设置于上述封装基板的上述第一表面上， 上述半导体芯片的一下表面覆盖于上述通孔的一端；至少两个接合指，设置 于上述封装基板的上述第二表面上，且围绕于上述通孔； 一导线，设置于上 述封装基板的上述第二表面上，且位于上述两个接合指与上述通孔之间，其 中上述导线的两端分别电性连接于上述两个接合指。上述半导体芯片封装结 构还包括多个接合垫，设置于上述半导体芯片的上述下表面上，且位于上述 通孔中；多条接合导线，穿过上述通孔，其中每一条上述接合导线分别电性 连接上述接合垫与上述接合指。多个球垫，设置于上述封装基板的上述第二 表面上；多条导电布线，设置于上述封装基板的上述第二表面上，其中每一 条上述导电布线分别电性连接上述接合指与上述球垫；多个锡球，设置于上 述封装基板的上述第二表面上，且分别电性连接上述球垫。
本发明又提供一种半导体芯片封装结构，包括 一封装基板，其具有一 第一表面和一第二表面，上述第二表面位于上述第一表面的相反侧； 一通孔， 穿过上述封装基板； 一半导体芯片，设置于上述封装基板的上述第一表面上， 上述半导体芯片的一下表面覆盖于上述通孔的一端；至少两个接合指，设置 于上述封装基板的上述第二表面上，且围绕于上述通孔； 一导线，设置于上 述封装基板的上述第二表面上，且位于上述两个接合指与上述通孔之间，其 中上述导线的两端分别电性连接于上述两个接合指。上述半导体芯片封装结 构还包括多个接合垫，设置于上述半导体芯片的上述下表面上，且位于上述 通孔中；多条接合导线，穿过上述通孔，其中每一条上述接合导线分别电性连接上述接合垫与上述接合指。 一第一封装材料，包覆上述半导体芯片以及 部分上述第一表面； 一第二封装材料，填入上述通孔，且上述第二封装材料 包覆上述接合导线。
本发明又提供一种半导体芯片封装结构，包括 一封装基板，其具有一 第一表面和一第二表面，上述第二表面位于上述第一表面的相反侧； 一通孔， 穿过上述封装基板； 一半导体芯片，设置于上述封装基板的上述第一表面上， 上述半导体芯片的一下表面覆盖于上述通孔的一端；至少两个接合指，设置 于上述封装基板的上述第二表面上，且围绕于上述通孔； 一导线，设置于上 述封装基板的上述第二表面上，且位于上述两个接合指与上述通孔之间，其 中上述导线的两端分别电性连接于上述两个接合指。上述半导体芯片封装结 构还包括多个接合垫，设置于上述半导体芯片的上述下表面上，且位于上述 通孔中；多条接合导线，穿过上述通孔，其中每一条上述接合导线分别电性 连接上述接合垫与上述接合指。多个球垫，设置于上述封装基板的上述第二 表面上；多条导电布线，设置于上述封装基板的上述第二表面上，其中每一 条上述导电布线分别电性连接上述接合指与上述球垫；多个锡球，设置于上 述封装基板的上述第二表面上，且分别电性连接上述球垫。 一第一防焊层， 设置于上述封装基板的上述第一表面上，且介于上述封装基板与上述半导体 芯片之间，其中上述第一防焊层具有一第一开口，以暴露出上述通孔； 一第 二防焊层，设置于上述封装基板的上述第二表面上，并覆盖上述多个接合导 线和部分上述多个球垫，其中上述第二防焊层具有多个第二开口，以暴露出 上述多个球垫。
因此，本发明提供的半导体芯片封装结构，不需要另外设置高成本的 多层电路板或去耦合电容，即可降低接地或电源路径的阻抗，因而可以 改善半导体芯片封装结构的电性。
图la为本发明实施例的半导体芯片封装结构的剖面图。 图lb为本发明实施例的半导体芯片封装结构的下视图。 图2为本发明实施例的半导体芯片封装结构与公知半导体芯片封装 结构的阻抗比较图。其中，附图标记说明如下:
100 封装基板
104 第二表面
108 半导体芯片
112~下表面
118 接合导线
122~球垫
124~锡球
127 黏合材料
130 第一封装材料
136 第一开口
150 导线
202、 204~曲线
102~第一表面
106 通孑L
110 上表面
114 接合垫
120 接合指
121~导电布线
126 第一防焊层
128 第二防焊层
132 第二封装材料
138 第二开口 500~半导体芯片封装结构
具体实施例方式
以下利用工艺剖面图，以更详细地说明本发明实施例的半导体芯片 封装结构。图la 图lb为本发明实施例的半导体芯片封装结构的剖面图 和下视图，在本发明各实施例中，相同的符号表示相同或类似的组件。
请参考图la，其显示本发明实施例的半导体芯片封装结构500的剖 面图。图lb为本发明实施例的半导体芯片封装结构的下视图，其显示封 装基板100的设计(design)，在本图中，为了方便说明，位于最上层的第 二封装材料132、第二防焊层128和锡球124在此不做显示，然而并非限 制本发明。在本发明实施例中，半导体芯片封装结构500可为窗式球栅 阵列封装结构(window ball grid array, WBGA)。如图la所示，半导体芯 片封装结构500可包括一封装基板100，其具有一第一表面102和一第二 表面104，其中第二表面104位于第一表面102的相反侧。在一实施例中， 封装基板100的材质可包括塑料材料(plastic materials)、陶瓷材料(ceramic materials)或其它类似的材料。 一通孔106，穿过封装基板100。 一半导体 芯片108，具有一上表面IIO和一下表面112，半导体芯片108可通过一 例如环氧树脂(epoxy resin)的黏合材料127设置于封装基板100的第一表面102上，其中半导体芯片108的下表面112覆盖于通孔106的一端。 另外，半导体芯片108包括多个接合垫114，设置于半导体芯片108的下 表面112上，且位于通孔106中。接合垫114用以提供半导体芯片108 的数据输入/输出(input/output， I/O)、电源(power supply)或接地(grounding) 等不同种类的电性连结。在一实施例中，接合垫114的材质可包括铜(Cu)、 锡(Sn)、镍(M)、铬(Cr)、钛(Ti)或其组合。如图la和图lb所示，半导体 芯片封装结构500包括多个接合指(bonding fmger)120，设置于封装基板 100的第二表面104上，且围绕于通孔106。每一个接合指120可分别通 过一条穿过通孔106的接合导线(bonding wire)118电性连接至不同的接 合垫114。多条导线150，设置于封装基板100的第二表面104上，且位 于接合指120与通孔106之间，其中导线150的两端分别电性连接于两 个接合指120。如图la和图lb所示，半导体芯片封装结构500还包括多 个球垫(ballpad)122，设置于封装基板100的第二表面104上。多条导电 布线(conductive trace)121，设置于封装基板100的第二表面104上，其 中每一个导电布线121分别电性连接接合指120与球垫122。在一实施例 中，接合指120、导电布线121和球垫122可包括相同的材质，例如金、 银、铜、钨、镍、硅、铝、钼或上述合金。多个锡球124，可利用焊接方 式分别设置于球垫122上，且电性连接球垫122。上述锡球124可和一印 刷电路板(printed circuit board, PCB)(图未显示)电性连接，以提供半导体 芯片108的输入/输出(input/output， 1/0)等不同种类的电性连结。
如图la和图lb所示，半导体芯片封装结构500还包括一第一封装 材料130，包覆半导体芯片108以及部分封装基板100的第一表面102。 一第二封装材料132，填入通孔106，且该第二封装材料包覆接合导线118 和接合指120。在一实施例中，第一封装材料130和第二封装材料132 的材质可包括例如环氧树脂(epoxyresin)的高分子材料。半导体芯片封装 结构500还包括一第一防焊层(solder mask)126，设置于封装基板100的 第一表面102上，且介于封装基板100与半导体芯片108之间，其中第 一防焊层126具有一第一开口 136，以暴露出通孔106。一第二防焊层132， 设置于封装基板100的第二表面104,并覆盖接合导线118、导电布线121、 导线150和部分球垫122，第二防焊层128具有多个第二开口 138，以暴露出多个球垫122。第一防焊层126用以防止封装基板100过快在空气中 氧化。而第二防焊层132用以防止在球垫122上焊接锡球124时，在相 邻球垫122上的多余焊锡短路，并防止接合导线121过快在空气中氧化， 但是在球垫122留出位置，并不覆盖球垫122。
如图lb所示，导线150电性连接至少两个接合指120，且导线150 位于通孔106与接合指120之间的区域，且邻近于通孔106的一边缘， 导线150大体上与通孔106的一边缘平行。而导线150电性连接的接合 指120可电性连接至一接地导线(ground， GND)或一 电源线(VDD)。
图2为本发明实施例的半导体芯片封装结构的阻抗曲线204与公知 半导体芯片封装结构的阻抗曲线202对频率的比较图。如图2所示，曲 线204对不同频率的阻抗小于曲线202，可知本发明实施例的半导体芯片 封装结构对不同频率的阻抗都小于公知半导体芯片封装结构。因此，在 半导体芯片108的每一个接合垫114或每一个球垫122所对应的电子信 号输入/输出位置固定的情况下，导线150可对半导体芯片108提供一种 阻抗较低的接地或电源路径，可以改善半导体芯片封装结构500的电性。
本发明实施例的半导体芯片封装结构500，利用导线150电性连接 至少两个分别电性连接至接地导线(GND)或电源线(VDD)的接合指120， 且导线150设置于封装基板100上，且位于通孔106与接合指120之间 的区域，不需要另外设置高成本的多层电路板或去耦合电容，即可降低 接地或电源路径的阻抗，因而可以改善半导体芯片封装结构500的电性。
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明， 所属领域的技术人员，在不脱离本发明的精神和范围内，当可做些许更 动与修改，因此本发明的保护范围当视所附的权利要求书所界定的范围 为准。
9
权利要求
1. 一种半导体芯片封装结构，包括一封装基板，其具有一第一表面和一第二表面，该第二表面位于该第一表面的相反侧；一通孔，穿过该封装基板；一半导体芯片，设置于该封装基板的该第一表面上，该半导体芯片的一下表面覆盖于该通孔的一端；至少两个接合指，设置于该封装基板的该第二表面上，且围绕于该通孔；以及一导线，设置于该封装基板的该第二表面上，且位于所述两个接合指与该通孔之间，其中该导线的两端分别电性连接于所述两个接合指。
2. 如权利要求1所述的半导体芯片封装结构，其中该导线电性连接的该 接合指分别电性连接至一接地导线或一 电源线。
3. 如权利要求1所述的半导体芯片封装结构，其中该导线邻近于该通孔 的一边缘。
4. 如权利要求1所述的半导体芯片封装结构，其中该导线大体上与该通 孔的一边缘平行。
5. 如权利要求1所述的半导体芯片封装结构，还包括 多个接合垫，设置于该半导体芯片的该下表面上，且位于该通孔中；以及多条接合导线，穿过该通孔，其中每一条该接合导线分别电性连接该接 合垫与该接合指。
6. 如权利要求5所述的半导体芯片封装结构，还包括 多个球垫，设置于该封装基板的该第二表面上；多条导电布线，设置于该封装基板的该第二表面上，其中每一条所述导 电布线分别电性连接该接合指与所述球垫；以及多个锡球，设置于该封装基板的该第二表面上，且分别电性连接所述球垫。
7. 如权利要求5所述的半导体芯片封装结构，还包括一第一封装材料，包覆该半导体芯片以及部分该第一表面；以及一第二封装材料，填入该通孔，且该第二封装材料包覆该接合导线和该接合指。
8. 如权利要求5所述的半导体芯片封装结构，还包括一第一防焊层，设置于该封装基板的该第一表面上，且介于该封装基板与该半导体芯片之间，其中该第一防焊层具有一第一开口，以暴露出该通孔；以及一第二防焊层，设置于该封装基板的该第二表面上，并覆盖所述多个接合导线和部分所述多个球垫，其中该第二防焊层具有多个第二开口，以暴露出所述多个球垫。
9. 如权利要求6所述的半导体芯片封装结构，其中该接合指、所述导电布线和所述球垫包括相同的材质。
10. 如权利要求9所述的半导体芯片封装结构，其中该接合指、所述导电布线和所述球垫包括金、银、铜、钨、镍、硅、铝、钼或其合金。
全文摘要
本发明提供一种半导体芯片封装结构，包括一封装基板，其具有一第一表面和一第二表面，上述第二表面位于上述第一表面的相反侧；一通孔，穿过上述封装基板；一半导体芯片，设置于上述封装基板的上述第一表面上，上述半导体芯片的一下表面覆盖于上述通孔的一端；至少两个接合指，设置于上述封装基板的上述第二表面上，且围绕于上述通孔；一导线，设置于上述封装基板的上述第二表面上，且位于上述两个接合指与上述通孔之间，其中上述导线的两端分别电性连接于上述两个接合指。
文档编号H01L23/488GK101488483SQ20081000129
公开日2009年7月22日 申请日期2008年1月17日 优先权日2008年1月17日
发明者寗树梁 申请人:南亚科技股份有限公司