沟槽电容器及其制造方法

专利名称：沟槽电容器及其制造方法
技术领域：
本发明一般涉及用于制造沟槽电容器的设计结构，以及尤其涉 及沟槽电容器制造的设计结构，其无需工艺通用性并且因此适用于去耦功能，尤其用于专用集成电路(ASIC)。
技术背景在集成电路中使用电容器导致板及其电介质的很多不同构造设 计，以便使电和机械特性与总体集成电路设计提出的要求相匹配。 特别地，与存储器中小电容器的大阵列相比，用以防止在电路(例 如集成电路)的 一部分处的电流负载引起的电压变化传播到该电路 的另一部分的去耦应用要求数量上相对少的相对大尺寸和电容值的 电容器，通常单独在一般与其他类型的结构密集集成的芯片的特定 位置。在半导体制造中认为许多结构类型的形成会受反应界面处的局部条件的影响。因此，通常为了可靠地形成少量的结构，形成围绕 所关心的结构或者与所关心的结构交替的附加或"伪"结构。除了 所要求的那些结构以外，这种附加结构的形成不仅提高了预期结构 形成的可靠性，而且也可以提供替换的冗余度和具有边际属性的结 构。但是，对较大的结构这样做以满足最小图形密度限制相应地消 耗了较多芯片空间。此外，集成电路制造中不可避免地关注工艺成本和兼容性，并 且工艺成本和兼容性通常需要折衷或对可使用的技术以及器件复杂 性(例如开孔(collar),用于深沟槽电容器的多次多晶硅填充沉积 以及接触形成的复杂性)施加限制。例如，MOS晶体管通常是专用 集成电路选择的技术但是需要用于去耦的MOS电容器，即使MOS电容器显示出明显的泄漏也是如此，因为开发大电容量是困难的且 消耗大的芯片空间。而且，已知的制造去耦电容器的方法需要在限 定芯片的有源区之前形成电容器，通常带有需要硬掩模的凹隔离或浅沟槽隔离(STI)形成，并因此与选择的软掩模工艺不兼容。 发明内容因此，本发明的一个目的是提供沟槽电容器，其形成没有尺寸 限制且基本没有最小图形密度限制，具有可以易于实现连接的几何 形状并具有基本上完全的工艺兼容性，以及如果有的话，产生很小 的额外的工艺成本。本发明的另一个目的是提供适合集成电路(特别是专用集成电 路)且具有简化的结构以及简化的工艺流程的去耦电容器结构。由于采用根据本发明的沟槽电容器的集成电路的复杂性，实践 上，可以采用一系列电子设计自动化工具(总称为设计流程)，来 自动地设计、制造、和/或测试采用根据本发明的沟槽电容器的集成 电路，而不是手动设计工艺。但是，本发明的设计结构不限于任何 特定的i殳计流程。为了实现本发明的这些和其他目标，提供了一种制造包括去耦 电容器的集成电路的方法，该方法包括步骤限定芯片的有源区， 在与至少一个有源区相对应的位置处打开掩模，在所述一个有源区 处形成沟槽，在所述沟槽中形成板(plate)、电容器电介质和结 (node)，以及形成到板和结的连接。根据本发明的另 一方面，提供了 一种制造包括去耦电容器的集 成电路的设计结构，包括步骤限定芯片的有源区，在与至少一个 有源区相对应的位置处打开掩模，在所述一个有源区处形成沟槽， 在所述沟槽中形成板、电容器电介质和结，以及形成到板和结的连 接。根据本发明的又一方面，提供一种沟槽电容器，包括形成在隔 离区之间的有源区中的沟槽、与隔离结构之间的有源区共延的接触区、包括在沟槽的壁中的扩散掺杂剂和所述沟槽中的电介质层的板 结构、以及在电介质层中填充沟槽的半导体材料。因此，本发明提供一种包含在机器可读介质中用于设计、制造和测试沟槽电容器的设计结构，该沟槽电容器包括形成在隔离区 之间的有源区中的沟槽、与隔离结构之间的有源区共延的接触区、 包括在沟槽的壁中的扩散掺杂剂和所述沟槽中的电介质层的板结 构、以及在电介质层中填充沟槽的半导体材料。所述扩散掺杂剂可 以是砷。所述沟槽电容器还可以包括或可以不包括形成连接到所 述板结构的连接的注入区，以及逸可以包括或可以不包括在所述 接触区上形成的金属接触和/或痴成在所述接触区中的硅化物区。使用本发明的设计结构工艺的设计可包括描述所述沟槽电容器 的网表。该设计可驻留在存储介质上作为用于交换集成电路布局数 据的数据格式。而且，该设计可包括测试数据文件、特征化数据、 验证数据、和/或设计规范。


通过下面参考附图的本发明的优选实施例的详细说明，将更好 地理解以上和其他目标、方面和优点，其中图1、图2、图3、图4、图5、图6、图7、图8、图9、图10、 图11、图12、图13、图14、图15和图16是描述本发明的优选实 施例的制造阶段的截面视图，图17A和图17B是描述电容器的接触形成和并联连接以得到增 加的电容值的截面视图，以及图18是半导体设计、制造和/或测试中使用的设计工艺的流程图。
具体实施方式
现在参考附图，并且尤其是图1，其中图1以截面方式示出了根 据本发明的沟槽电容器形成的初始阶段。在以下讨论中应当理解，本发明的主要有益效果是与基本上任意设计的集成电路的较早制 造阶段的工艺兼容性。因此，图l对应于衬底，其中正如优选地那样，以前的处理阶賴二 已利用凹隔离或浅沟槽隔离(STI)结构(二者的区别对于理解本发 明并不重要)限定了芯片的有源区，使得可使用低成本并且快速可 靠形成的软掩模来形成隔离结构，并且这避免对工艺通用性的任何 要求，虽然根据本发明形成电容器的许多以及可能全部工艺可与形 成其他结构的工艺 一样地执行以限制成本。应当注意，图2-图15所示的其他工艺步骤包括可能在形成其 他结构的工艺中找到的且通常价廉的工艺。因此，预计本发明引起 的额外成本对于任何类型的集成电路将不超过约6% ，并且如果适当 地规划逻辑电路制造，可能根本不产生任何额外成本。还应当注意，本发明的电容器是简化的结构，其与已知的深沟槽 电容器结构在某些方面有某种类似，但是没有具体的深度要求，以 及其可以在没有开孔结构以及 一 次多晶硅填充沉积工艺的情况下形 成，并且其提供易于形成的接触和连线，即使在所谓集成电路的第 一金属或Ml层级处也是如此。接触可被形成为具有与沟槽自身相 同的轨迹(footprint)，而不需要电容器的特征消耗额外的芯片空间 以获得用于低电阻的这种接触区域。根据本发明的电容器对使用相 同的基本规则(grounds rules )以及待形成在芯片上的任何其他结构 的临界尺寸没有任何要求，因为无需形成开孔或其他复杂的结构， 但是电容器可被形成为在芯片上的其他元件具有标准间隔，如深沟 槽间的eDRAM间隔。图1示出了在通过形成STI结构120而限定有源区115之后芯片 或晶片110的一部分。焊盘氧化物125通常在焊盘氮化物沉积之前 生长，用于在焊盘氮化物和硅衬底之间更好的粘合。芯片表面被焊 盘氮化物匀厚层130覆盖，优选地厚度约为1200A。此焊盘氮化物 被厚的(例如约10KA)硼硅酸盐玻璃(BSG)覆盖，其将用作硬掩 模。也可使用其他材料，例如由硅、碳、氧、氮组成的TERA，如美国公布的专利申请2005/0,255,386 Al所公开的，其通过引用完全结 合于此。应注意，使用BSG 140在焊盘氮化物130中形成硬掩模， 除了接触和连线的形成之外，其保留直到根据本发明的电容器完成 (例如到图15),以及易于使用形成电容器和其他结构的工艺通用 性，例如通过在焊盘氮化物130中在适当的点处形成和/或遮盖附加 的开口 。然后，如图2所示，通过可选地但是优选地施加抗反射涂层 (ARC)薄层210 (例如900A)以及光致抗蚀剂层220，继续形成 根据本发明的电容器的工艺，其中随后使用适合阻挡(或相反)的 任何已知光刻工艺，对光致抗蚀剂层220进行构图，以形成优选地 比STI结构间的间隔稍大的开口。之后，如图3所示，通过层210 在BSG层140以及氮化物层130中形成硬掩模，且其优选地轻微地 到达芯片或晶片110 (移除氧化物125,如果有的话)以及STI结构 120以形成掩模开口 310。在此蚀刻(优选地使用不同蚀刻剂的不同 选择性的蚀刻来进行)之后，如图4所示的，剥去抗蚀剂220,以及 清洗形成的结构以进行进一 步的处理。如图5所示，通过使用硬掩模130/140的各向异性蚀刻形成沟槽 510。沟槽的深度对本发明的基本原理并不重要，并应当根据所需的 电容来选择。对于为提供所需电容值所设计的开口和沟槽的横向尺 寸，优选约6.5pm的深度。而且，如果需要的话，可以并联连接根 据本发明的若个沟槽电容器，这可以如图17A所示通过在所选区域 简单的砷注入工艺来实现，以获得与其他需要的几何形状一致的所 需大电容值。总之，不论电容器如何配置，根据本发明的沟槽电容 器结构可获得的预期电容预计为约190fF/Vm2。应注意，当使沟槽更深地蚀刻进衬底110时，通常优选较宽尺寸 的硬掩模开口，这是因为所谓各向异性蚀刻不理想，如520所示的 沟槽的浅和大地受自身限制的锥形所表明的那样。较大的开口还有 助于形成接触和连线，并且可期望执行沟槽蚀刻工艺，使得期望的 锥度结果，特别是沟槽的顶部区域将对接触和连线可用，将与隔离结构间的整个有源区是共延的(coextensive)。沟槽蚀刻之后，如图6所示，选择性地剥去其余的BSG硬掩模， 在STI结构120上使约1150A的焊盘氮化物130留在原位。然后， 如图7所示，使用蚀刻剂的混合物/组合来蚀刻STI结构120的侧面 和其余的焊盘氮化物，使得焊盘氮化物和STI结构的材料(通常是 氧化物)以大致相同的速率被蚀刻。这个拉回(pull-back)蚀刻步骤 不重要，以及虽然拉回蚀刻能保证整个有源区是暴露的(open), 但期望仅轻微地额外拉回围绕有源区的这些边缘(如短双端箭头所 指示的)，以防止在如图8所示的接下来的沉积步骤(例如砷掺杂 硅酸盐玻璃(ASG)沉积)中到沟槽的开口变得过窄。典型地，如 图8所示，ASG层厚度基本上在其沉积在氮化物上的开口处(810) 比沟槽内其沉积在硅或其他半导体上(820)要厚。沟槽内合适的厚 度是约150A，且实现该厚度将导致沟槽开口处厚度约为300 A。因 此，图7所示的拉回仅需充分补偿(部分)厚度差。然后，如图9 所示，ASG在沟槽开口处被400A的TEOS 910覆盖，以及在沟槽内 被200A的TEOS层覆盖。在如图10所示的接下来的驱入(drive-in) 步骤中这一 TEOS层防止砷掺杂剂向外扩散。具体地，如图10所示，在沟槽边界通过热处理，砷被驱入到硅 芯片110中，这导致砷从作为扩散源的ASG中扩散。砷掺杂硅(或 其他半导体材料)于是形成在STI的边缘下延伸的电容器板1010。 然后，如图11所示，其余的TEOS/氧化物和ASG优选地用湿蚀刻 被剥去。此蚀刻将焊盘氮化物130的厚度减少到约1050A。如图12所示，氮化物薄层(大约43A) 1210沉积在砷掺杂电容 器板1010之上，之后如图13所示，进行氮化物的氧化(1310)。 这形成了非常薄的电容器结电介质。然后如图14所示，通过砷掺杂 多晶硅沉积填充沟槽来形成电容器的结电极，在整个器件之上形成 层1410，随后如图15所示，其被平坦化到焊盘氮化物120以及由隔 离结构间的结多晶硅的选择性的湿蚀刻形成的接触开口 1510,于是 暴露了结1410'的整个区域。然后如图16所示，可通过选择性的蚀刻来剥去焊盘氮化物。除了接触和连线形成之外，根据本发明的电 容器现在基本完成，以及集成电路的其他进一步的处理可通过适合 具体设计的已知技术来进行。为了完整起见，图17A和17B示出了接触形成的简单工艺。对 于接触，氮化物村垫1710和硼磷硅玻璃(BPSG)或其他钝化材料 层1720 (其可留在完成的器件中)被施加，并利用对应于沟槽电容 器结的开口对它们进行构图，以及蚀刻它们以暴露结。如上所述， 优选地暴露结的整个顶部以提供大的接触区；提供低电阻和大的对 准容限。如图17A所示，这样形成的开口可^皮金属填充，如钨柱销(stud) 1730。可根据需要进行或不进行硅化。图17B示出了在没有 电容器的位置处形成类似的柱销1730',以实现到如以上结合图10 所述形成的电容器板的连接。如图17A所示，可按需要利用构图的 砷注入到电容器板1010来实现衬底110中的连接1740。实现板连接 的其他技术对于本领域技术人员将是显而易见的。如果需要，结构 的上表面然后可被平坦化，以及低K电介质层被施加和构图。然后 施加金属层(如铜)，并且通过化学机械抛光(CMP)将其平坦化， 以实现到电容器的所需的结连接。图17A所示的连接1750示出了电 容器的并联连接，这对在芯片区域的给定的几何形状中获得所需的 电容值以及布局和沟槽深度是理想的。于是优选地在金属层中形成 平行结连接(其可以是集成电路的第一金属层)，而优选地在半导 体衬底110中形成所需的板连接，但是也可形成在金属层中(如果 布局允许，包括第一金属层)。在标准的逻辑处理之后形成接触和连线，其中一些可以与上述沟 槽去耦电容器的形成共同进行。优选沉积和构图所谓的生产线中间(middle-of-the-line)电介质1720,以形成对应于结的开口，并随后 用金属(如钨)填充以形成柱销1730。以类似方式形成到电容器板 的连接1730',而电容器板间的连接可通过构图的注入形成。到结 和结间的连接1750可使用金属层(如铜)形成。图18示出了示范设计流程1800的框图。设计流程1800可根据被设计的IC类型而变化。例如，构造专用IC (ASIC)的设计流程 1800可不同于设计标准组件的设计流程1800。设计结构1820优选 地是对设计工艺1810的输入并可来自于IP提供商、核心开发者或 其他设计公司，或者可由设计流程的操作者产生，或来自其他来源。 设计结构1820包括形式为图表或硬件描述语言(HDL)(例如 Verilog， VHDL, C等等)的沟槽电容器。设计结构1820可以包含 在一个或多个才几器可读介质上。例如，^没计结构1820可以是文本文 件或沟槽电容器的图形表示。设计工艺1810优选地把沟槽电容器综 合(或转换)到网表1880,其中网表1880是例如布线、晶体管、逻 辑门、控制电路、I/O、模型等的列表，它描述到集成电路设计中的 其他元件和电路的连接并记录在至少一个机器可读介质上。这可以 是反复的过程，其中网表1880依据针对电路的设计规范和参数被重 新综合一次或多次。设计工艺1810可包括使用多种输入；例如，来自库元件1830 的输入，库元件1830可容纳用于给定的制造工艺(例如不同工艺结 点，32nm, 45nm, 90nm等)、设计规范1840、特征化数据1850、 验证数据1860、设计^见则1870和测试数据文件1885 (其可包括测 试图形和其他测试信息)的一组共用元件、电路和器件，包括模型、 布局和符号表示。设计工艺1810还可包括例如标准电路设计工艺， 如定时分析、验证、设计规则检查、地点和路线操作等等。集成电 路设计领域的普通技术人员会理解设计工艺1810中使用的可能的电 子设计自动化工具和应用的范围，而不背离本发明的范围和精神。 本发明的设计结构不限于任何特定的设计流程。设计工艺1810优选地将图1-图17B所示的实施例和任何附加集 成电路设计或数据(如果适用)转换为第二设计结构1890。设计结 构1890以用于集成电路布局数据交换的数据格式(例如，存储在 GDSII(GDS2) 、 GL1、 OASIS中的信息或用于存储这种设计结构 的任何其他合适格式)驻留在存储介质上。设计结构1890可包括信 息例如测试数据文件、设计内容文件、制造数据、布局参数、布线、金属层级、过孔、形状、通过制造线路由的数据、以及半导体制造商制造如图1-图17B所示的本发明的实施例所需的任何其他数据。 设计结构1890然后可进行到阶段1895,例如，设计结构1890进4亍 到产品定案(tape-out),被发布到制造，被发布到掩模室，被送到另 一设计室，被送回到客户，等等。从上述可以看出，根据本发明的沟槽电容器用简单和价廉的结构 提供大电容，其可在没有图形密度或工艺通用性限制的情况下形成， 以及重要的是，其允许在以前的工艺中形成软掩模技术用于限定衬 底的有源区，且其主要是以自对准方式形成的。仅图2的掩模开口 工艺不是自对准以及为该工艺提供宽的对准容限；该工艺的其余部 分与隔离结构自对准，其可依靠根据本发明的电容器结构和形成方 法通过优选的软掩模工艺而形成。此外，与现有技术相比，由于在 形成沟槽电容器之前用隔离结构限定有源区，接触面积更大。而且， 在现有技术中，在浅沟槽/凹隔离结构形成之前存在深沟槽电容器使 浅沟槽形成非常困难且与形成逻辑结构的标准和优选的处理不兼 容。虽然已结合单个优选实施例说明了本发明，但是本领域技术人员 将认识到本发明可在所附权利要求的精神和范围内进行修改。
权利要求
1.一种制造包括去耦电容器的集成电路的方法，所述方法包括步骤限定芯片的有源区，在与至少一个所述有源区相对应的位置处打开掩模，在所述至少一个有源区处形成沟槽，在所述沟槽中形成板、电容器电介质和结，以及形成到所述板和所述结的连接。
2. 根据权利要求1所述的方法，其中所述限定有源区的步骤包 括步骤在所述形成沟槽的步骤之前形成隔离结构。
3. 根据权利要求2所述的方法，其中所述隔离结构是浅沟槽隔 离结构。
4. 根据权利要求2所述的方法，其中所述隔离结构是凹隔离结构。
5. 根据权利要求2所述的方法，其中所述形成隔离结构的步骤 是使用软掩模执行的。
6. 根据权利要求1所述的方法，其中所述打开步骤提供比所述 有源区大的开口并且重叠隔离结构的一部分。
7. 根据权利要求1所述的方法，还包括步骤拉回蚀刻所述有源区之间形成的焊盘氮化物层的侧面。
8. 根据权利要求1所述的方法，其中通过从沉积在所述沟槽中 的材料的掺杂剂扩散来执行所述形成板的步骤。
9. 根据权利要求8所述的方法，其中所述材料是砷掺杂硅酸盐 玻璃。
10. 根据权利要求1所述的方法，其中所述形成沟槽的步骤提 供与有源区共延的锥形沟槽。
11. 一种沟槽电容器，包括形成在隔离区之间的有源区中的沟槽， 与隔离结构之间的有源区共延的接触区，包括在所述沟槽的壁中的扩散掺杂剂和所述沟槽中的电介质层 的板结构，以及在所述电介质层中填充所述沟槽的半导体材料。
12. 根据权利要求11所述的沟槽电容器，其中所述扩散掺杂剂 是砷。
13. 根据权利要求11所述的沟槽电容器，还包括 形成到所述板结构的连接的注入区。
14. 根据权利要求11所述的沟槽电容器，还包括 形成在所述接触区上的金属接触。
15. 根据权利要求14所述的沟槽电容器，还包括 形成在所述接触区上的硅化物区。
16. —种包含在机器可读介质中用于设计、制造和测试沟槽电容 器的设计结构，该沟槽电容器包括形成在隔离区之间的有源区中的沟槽， 与隔离结构之间的有源区共延的接触区，包括在所述沟槽的壁中的扩散掺杂剂和所述沟槽中的电介质层 的斗反结构，以及在所述电介质层中填充所述沟槽的半导体材料。
17. 根据权利要求16所述的设计结构，其中所述扩散掺杂剂是砷。
18. 根据权利要求16所述的设计结构，所述沟槽电容器还包括: 形成到所述板结构的连接的注入区。
19. 根据权利要求i6所述的设计结构，所述沟槽电容器还包括 形成在所述接触区上的金属接触。
20. 根据权利要求19所述的设计结构，所述沟槽电容器还包括: 形成在所述接触区中的硅化物区。
21. 根据权利要求16所述的设计结构，其中所述设计结构包括网表，该网表描述所述沟槽电容器。
22. 根据权利要求16所述的设计结构，其中所述设计结构驻留在存储介质上作为用于交换集成电路布局数据的数据格式。
23. 根据权利要求16所述的设计结构，其中所述设计结构包括 至少下列之一测试数据文件、特征化数据、验证数据、以及设计 规范。
全文摘要
本发明公开了一种沟槽电容器及其制造方法。在由诸如凹隔离或浅沟槽隔离限定的沟槽中，形成电容器的设计结构，其具有用于去耦应用的适当大的值。该电容器提供与有源区共延的接触区域，并可以单独或少量的方式可靠地形成该电容器。优选地，通过延伸到形成电容器板的掺杂扩散区或在形成电容器板的掺杂扩散区之间延伸的注入区来实现板接触。可通过形成隔离结构之后的工艺来形成该电容器，使得可以使用优选的软掩模工艺来形成隔离结构，并且避免了工艺通用性和兼容性限制，同时可以与其他结构的处理一样的方式执行该电容器形成工艺。
文档编号H01L21/82GK101226898SQ20081000138
公开日2008年7月23日 申请日期2008年1月16日 优先权日2007年1月18日
发明者A·K·钦撒金蒂, 熙 李, 金德起 申请人:国际商业机器公司