专利名称：具有栅极场板的薄膜soi厚栅氧功率器件的制作方法
技术领域：
本发明属于半导体功率器件技术领域。
技术背景高压p型横向双扩散场效应晶体管p-LDMOSFET (p-Channel Lateral Double Diffused MOSFET)常用于电平位移电路中，将低压逻辑信号转换成高压逻辑信号，以简化电路设计。 通常p-LDMOSFET源极接最高电源电压，而漏极作为输出端，器件漂移区承受高压以满足高 压工作要求。常规p-LDMOSFET器件栅氧化层很薄，而在电平位移电路中器件栅极与源极间 通常需要承受高达高压电源电压的耐压，过薄的栅氧化层无法满足栅源电极之间的耐压要求。为了改善器件的耐压特性，研究者们提出了各种措施。文献(1 ) Tae Moon Roh， Dae Woo Lee， Sang-Gi Kim, Il-Yong Park, Sung Ku Kwon， Yil Suk Yang, Byoung Gon Yu， and Jongdae Kim， "Highly Reliable p-LDMOSFET with an Uneven Racetrack Source for PDP Driver IC Applications", ISPSD 2003， April 14-17,Cambridge,UK，采用 硅基厚栅氧p-LDMOSFET，如图1。其中，l是p衬底，16是深n阱，9是p+漏区，5是和 漏区9掺杂杂质类型相同的p漂移区，3是高压n阱，7是p+源区，8是n+阱接触区，10是 厚栅氧层，20是场氧层，11是栅极，13是源极，14是漏极。该结构栅氧化层10较厚、为 200nm，可以承受高的栅源电压VGS，满足电平位移电路对p-LDMOSFET栅源耐压的要求。 然而其采用硅基自隔离技术，需要大的PN结隔离面积，漏电流大，寄生效应严重，并容易 发生闩锁。文献(2) Jongdae Kim, Tae Moon Roh, Sang陽Gi Kim, Q. Sang Song, Dae Woo Lee， Jin-Gun Koo, Kyoung-Ik Cho, and Dong Sung Ma, "High-Voltage Power Integrated Circuit Technology Using SOI for Driving Plasma Display Panels", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.48, NO.6, JUNE 2001,如图2。其中，1是n+衬底，2是埋氧层，15是SOI 层，21是p外延层，16是深n阱，9是p+漏区，5是和漏区9掺杂杂质类型相同的p漂移区， 3是n阱，7是n+阱接触区，8是p+源区，10是厚栅氧层，11是栅极，13是源极，14是漏极。 该器件为厚膜SOI (Silicon-On-Insulator)结构，在图1的基础上增加了埋氧层2， SOI层15 较厚，为8pm。器件集成方式由PN结隔离变为深槽介质隔离，寄生效应减小，有助于避免 闩锁效应。栅氧化层10较厚，可以承受高的栅源电压。由于较厚的SOI层，虽采用介质隔离的SOI技术，但p型漂移区5与深n阱16仍存在大面积的PN结，其并没有充分利用SOI 技术的低漏电、低功耗优势；并且由于采用深槽介质隔离方式，需要进行深槽刻蚀、槽填充、 平坦化等额外的工艺步骤，增加了工艺成本。传统厚膜SOI厚栅氧器件由于受到SOI背栅效 应而导致的穿通击穿限制，通常采用大于5jmi的顶层硅厚度，而不能做得更薄。发明内容本发明目的在于提供一种具有栅极场板的薄膜SOI新型厚栅氧功率器件，与传统结构相 比，其基于薄膜SOI技术，进一步降低了传统厚膜SOI器件的寄生效应，从而具有更低的漏 电流。由于SOI层较薄，其可采用常规的LOCOS(local oxidation of silicon)工艺实现器件的介 质隔离，亦可采用浅槽隔离技术；与深槽介质隔离相比，改善了工艺的兼容性。器件具有延 伸至漂移区的栅极场板，增强了薄膜SOI器件的漂移区耗尽，有助于提高漂移区浓度，降低 器件的导通电阻，并在栅极场板末端引入新的电场峰值，降低器件承受高压时栅极末端的硅 表面电场峰值，从而改善器件的击穿特性。本发明提供一种具有栅极场板的薄膜SOI厚栅氧功率器件，它包括衬底1、埋氧层2、 SOI层15、厚栅氧10、栅极11、源极13和漏极14;所述埋氧层2处于衬底I和SOI层15 中间；所述SOI层15由体区3、漏区阱4、漂移区5、源区7、阱接触区8和漏区9构成；所 述厚栅氧10处于栅极11和SOI层15之间，所述漏区9处于漏极14和漏区阱4之间，所述 源区7和阱接触区8并排处于源极13和体区3之间；所述栅极11 、源极13和漏极14通过 层间介质12相互隔离。其特征在于整个器件还具有栅极场板21，所述栅极场板21与栅极 11相连并在器件表面跨过栅极11的上方并延伸至漂移区5的上方；所述SOI层15的厚度为 l(xm 2nm;所述栅氧层10的厚度为100nm 800nm;所述体区3、漂移区5、漏区阱4直接 与埋氧层2相接。上述方案中，所述体区3中还可具有有源扩展区6，所述有源扩展区6位于厚栅氧10的 下方并与源区7相连。本发明体区3、漂移区5、漏区阱4直接与埋氧层2相接,进一步消除了传统厚膜SOI器件的 寄生效应；栅氧下具有源扩展区6，其与源区7相连，以保证器件的更加有效的形成；栅极场 板21在器件表面跨过栅极11并延伸至漂移区5上、与漏极14相距一定距离，作为场板以增强薄 膜SOI器件的漂移区5耗尽，降低器件承受高压时栅极ll末端的硅表面电场峰值。需要说明的是-(1)上面所述的漂移区5可由分别与体区3和漏区阱4相连且导电类型相反的p型区17和n型区18交替构成(如图4所示)；其中，p型区17和n型区18的形状可以是矩形(如 图4所示)，也可以是梯形(如图5所示)；p型区17和n型区18的浓度、宽度可以相同也 可以不同。(2)上面所述的漂移区5可由分别与体区3和漏区阱4相连的p型区17和介质I区19 构成(如图6所示)。p型区17和介质I区的形状可以是矩形(如图6所示)，也可以是梯形； p型区17和介质I区19宽度可以相同也可以不同。G)上面所述的漂移区5可由从源区到漏区方向线性变掺杂的p型区Pl、P2.......Pi......，Pn-l， Pn (i=l，2，...， i， ...， n-l，n)构成(如图7所示)，p型区Pl到p型区Pn浓度线性增 加。(4)上面所述的体区3可以是均匀掺杂，也可以是倒掺杂，如图8 (b)所示，倒掺杂 时体区3底部浓度高、表面浓度低。本发明的工作原理本发明提供的一种具有栅极场板的薄膜SOI新型厚栅氧功率器件，可以进一步降低传统 器件的寄生电容，提高器件的开关速度，避免闩锁效应，易与薄膜SOI技术兼容，且通过增 加栅极场板改善器件的击穿特性，并进一步降低器件的导通电阻，获得较低的导通损耗。这 里以高压p-LDMOSFET为例(如图3)，说明本发明的工作原理。在器件关断时，源极13和栅极11电位为高压电源电压、漏极14为低电压，器件漂移区 5耗尽，以承受高耐压。器件的纵向耐压取决于埋氧层2厚度，厚度越大，纵向耐压越高。 假设埋氧层2足够厚，器件不发生纵向体内击穿，在没有栅极场板21，漂移区5浓度较高时， 雪崩击穿发生在栅极11末端的硅表面或漂移区5和体区3形成的冶金结表面。栅极场板21 在器件表面跨过栅极ll,并延伸至漂移区5上，与漏极14相距一定距离，其与栅极ll形成 阶梯场板以增强薄膜SOI器件的漂移区5耗尽，在栅极场板21末端引入新的电场峰值，降低 器件承受高压时栅极11末端或漂移区5和体区3形成的冶金结处的硅表面电场峰值，从而改 善器件的击穿特性，并有助于提高漂移区5浓度，降低器件的导通电阻。由于采用薄膜SOI, n型体区3如采用均匀浓度，其浓度要求略高，以防止由于源极13为高压、衬底1为低压时， 器件背沟MOSFET耗尽层扩展到源扩展区6、源区7和体区3的内建势垒所引起的器件过早 发生穿通击穿，从而降低器件击穿电压。可采用倒掺杂的体区3结构，提高埋氧层2上体区 3浓度以防止器件穿通击穿、降低体区3表面浓度以减小厚栅氧器件的阈值电压，从而改善 器件的开态特性。在器件导通时，由于采用的栅氧化层10较厚，因此栅极11和源极13间能够承受较高的电压。本发明采用薄膜SOI材料，与传统PN结隔离的体硅技术相比，其具有更小的寄生效应, 更高的工作频率，且器件避免了闩锁现象的发生。而与文献2厚膜SOI器件相比，本发明采 用小于2pm的SOI厚度。这一结构特点使得薄膜SOI器件具有寄生效应小、速度快、功耗低、 抗辐照能力强等诸多优点，并且与标准工艺兼容，不需要深槽介质隔离，工艺简单。采用 LOCOS隔离工艺或浅槽隔离技术实现器件的高低压兼容，降低了工艺难度及成本。综上所述，本发明提供一种具有栅极场板的薄膜SOI厚栅氧功率器件，其栅氧层厚，可 承受大的栅源电压，满足电平位移电路的需要；利用薄膜SOI，可降低器件的寄生效应，减 小损耗；通过在功率器件表面增加跨过栅极的栅极场板，增大漂移区耗尽，降低栅极末端的 硅表面电场峰值，改善器件的击穿特性，并有助于提高漂移区浓度，降低器件的导通电阻。 因此，采用本发明可以制作各种性能优良的高压、高速、低导通损耗的功率器件。
图1是基于体硅技术的厚栅氧p-LDMOSFET结构示意图。图2是基于厚膜SOI的厚栅氧p-LDMOSFET结构示意图。图3是本发明提供的具有栅极场板的薄膜SOI新型厚栅氧功率器件结构示意图。图4是本发明提供的漂移区5为矩形p、 n交替结构的厚栅氧功率器件结构示意图，硅表 面上结构与图3同。图5是本发明提供的漂移区5为梯形p、 n交替结构的厚栅氧功率器件结构示意图，硅表 面上结构与图3同。图6是本发明提供的漂移区5为矩形(或梯形)p、 I交替结构的厚栅氧功率器件结构示 意图，硅表面上结构与图3同。图7是本发明提供的漂移区5为线性变掺杂的厚栅氧功率器件结构示意图。图8是本发明提供的体区3为倒掺杂阱的厚栅氧功率器件结构示意图。
具体实施方式
采用本发明的具有栅极场板的薄膜SOI新型厚栅氧功率器件结构，可以得到性能优良的 高压、高速、低导通损耗的功率器件。尤其是可实现60V到300V的高压厚栅氧器件，满足 70~100 V PDP寻址驱动IC、 170~275 V PDP行驱动IC中的电平位移电路对高压PMOS的耐压要求。具有栅极场板的薄膜SOI新型厚栅氧功率器件如图3所示，包括衬底l，埋氧层2， SOI 层15，体区3，漂移区5，栅氧下源扩展区6，源区7，阱接触区8，漏区阱4、漏区9，厚栅 氧10，层间介质12，栅极11，源极13和漏极14。其特征是SOI层15较薄，厚度为lpm 2^im， 没有采用传统的厚膜SOI;栅氧层10较厚、为100nm 800nm，栅极11和源极13间可承受 大的电压；体区3、漂移区5、漏区阱4直接与埋氧层2相接，进一步消除了传统厚膜SOI 器件的寄生效应；栅氧下具有源扩展区6，其与源区7相连，以保证器件有效形成；源扩展 区6可通过栅氧IO形成后的高能离子注入实现，也可以通过栅氧形成前注入实现。栅极场板 21在器件表面跨过栅极11并延伸至漂移区5上、与漏极14相距一定距离，作为场板以增强 薄膜SOI器件的漂移区5耗尽，降低器件承受高压时栅极U末端的硅表面电场峰值。该结构 可以用于p型横向双扩散场效应晶体管p-LDMOSFET、 n型横向双扩散场效应晶体管 n-LDMOSFET、还可以用于p型横向绝缘栅双极型晶体管p-LIGBT(p-Channel Lateral Insulated Gate Bipolar Transistor)、 n型横向绝缘栅双极型晶体管n-LIGBT、横向晶闸管，PN 二极管等 常见功率器件。在实施过程中，可以根据具体情况，在基本结构不变的情况下，进行一定的变通设计，例如图4是漂移区5采用矩形p型区17和矩形n型区18交替结构，以改善器件漂移区5承 受高压时表面场分布，并进一步降低器件导通电阻。图5是漂移区5采用梯形p型区17和梯形n型区18交替结构，以改善器件漂移区5承 受高压时表面场分布，并进一步降低器件导通电阻。图6是漂移区5采用矩形(或梯形)p型区17和矩形(或梯形)介质I区19交替结构， 以改善器件漂移区5承受高压时表面场分布，并进一步降低器件的导通电阻。I区可以通过 LOCOS工艺形成，也可以通过槽刻蚀再填充介质方式形成。图7是漂移区5采用线性变掺杂结构，以改善器件漂移区5承受高压时表面场分布，并 进一步降低器件的导通电阻。线形掺杂的漂移区5可通过掩模窗口从源到漏依次增大的注入 再扩散方式形成。图8是体区3采用倒掺杂阱结构，通过高能离子注入形成倒掺杂阱结构。提高器件的背 栅阈值电压，降低前栅阈值电压。
权利要求
1、具有栅极场板的薄膜SOI厚栅氧功率器件，它包括衬底(1)、埋氧层(2)、SOI层(15)、厚栅氧(10)、栅极(11)、源极(13)和漏极(14)；所述埋氧层(2)处于衬底(1)和SOI层(15)中间；所述SOI层(15)由体区(3)、漏区阱(4)、漂移区(5)、源区(7)、阱接触区(8)和漏区(9)构成；所述厚栅氧(10)处于栅极(11)和SOI层(15)之间，所述漏区(9)处于漏极(14)和漏区阱(4)之间，所述源区(7)和阱接触区(8)并排处于源极(13)和体区(3)之间；所述栅极(11)、源极(13)和漏极(14)通过层间介质(12)相互隔离；其特征在于整个器件还具有栅极场板(21)，所述栅极场板(21)与栅极(11)相连并在器件表面跨过栅极(11)的上方并延伸至漂移区(5)的上方；所述SOI层(15)的厚度为1μm～2μm；所述栅氧层(10)的厚度为100nm～800nm；所述体区(3)、漂移区(5)、漏区阱(4)直接与埋氧层(2)相接。
2、 根据权利要求l所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于所述 体区(3)中具有有源扩展区(6),所述有源扩展区(6)位于厚栅氧(10)的下方并与源区(7)相连。
3、 根据权利要求1或2所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于 所述漂移区(5)由分别与体区(3)和漏区阱(4)相连且导电类型相反的p型区(17)和n 型区(18)交替构成；其中，p型区(17)和n型区(18)的形状是矩形或梯形；p型区(17) 和n型区(18)的浓度、宽度相同或不同。
4、 根据权利要求l或2所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于 所述漂移区(5)由分别与体区(3)和漏区阱(4)相连的p型区(17)和介质I区(19)构 成；p型区(17)和介质I区(19)的形状是矩形或梯形；p型区(17)和介质I区(19)宽 度相同或不同。
5、 根据权利要求1或2所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于 所述漂移区(5)由从源区到漏区方向线性变掺杂的p型区Pl、 P2、 ......Pi......、 Pn-l和Pn构成，i=l,2,...， i， ...， n-l,n， p型区Pl到p型区Pn浓度线性增加。
6、 根据权利要求l或2所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于 所述体区(3)是均匀掺杂或倒掺杂，倒掺杂时体区(3)底部浓度高、表面浓度低。
7、 根据权利要求l或2所述的具有栅极场板的薄膜SOI厚栅氧功率器件，其特征在于 所述具有栅极场板的薄膜SOI厚栅氧功率器件具体是p型横向双扩散场效应晶体管 p-LDMOSFET、 n型横向双扩散场效应晶体管n-LDMOSFET、 p型横向绝缘栅双极型晶体管 p-LIGBT、 n型横向绝缘栅双极型晶体管n-LIGBT、横向晶闸管或PN二极管。
全文摘要
本发明属于半导体功率器件技术领域。器件SOI层较薄(1～2μm)；栅氧化层较厚(100～800nm)；栅极场板跨过栅极上方并延伸至漂移区的上方。器件体区中还可具有位于厚栅氧下方并与源区相连的有源扩展区，以使整个器件更加有效的形成。本发明栅氧层较厚，可承受大的栅源电压，满足电平位移电路的需要；SOI层较薄，可降低器件的寄生效应，减小损耗；通过在功率器件表面增加跨过栅极的栅极场板，可增大漂移区耗尽，降低栅极末端的硅表面电场峰值，改善器件的击穿特性，并有助于提高漂移区浓度，降低器件的导通电阻。本发明具有寄生效应小、速度快、功耗低、抗辐照能力强等优点，且与标准工艺兼容。采用本发明可以制作各种性能优良的高压、高速、低导通损耗的功率器件。
文档编号H01L29/78GK101221986SQ20081004529
公开日2008年7月16日 申请日期2008年1月29日 优先权日2008年1月29日
发明者明 乔, 波 张, 健 方, 李肇基, 骁 董, 蒋林利, 磊 赵 申请人:电子科技大学