专利名称：封装结构及其封装方法
封装结构及其封装方法
技术领域：
本发明是有关于一种封装结构及其封装方法，且特别是有关于一种抗电磁干扰封 装结构及其封装方法。
背景技术：
一般来说，半导体组件封装是将电路设置在电路基板上，例如印刷电路板或陶 瓷基板上。其电路的效能可能会因电磁干扰(EMI)而受到不利的影响。电磁干扰(EMI) 是由于电磁场能量放射而产生的信号干扰或噪声。由于系统内电子组件摆放的密度 越来越高，相关的操作频率亦往更高的频段发展，于是不必要的辐射噪声更趋明显， 进而导致更严重的电磁干扰。因此，多种利用导电材料形成屏蔽结构的防止电磁干 扰的封装结构己经被开发出来。
现有的一种抗电磁干扰封装结构，是在组件进行封胶体制程后，切割封胶体后 再形成导电膜于封胶体上。然后，再将基板切割形成独立的封装组件。请参照图1A 及图1B，其分别绘示传统一种抗电磁干扰封装结构的第一道切割制程及第二道切割 制程的示意图。如图1A所示，芯片12以金线13与基板17电性连接，导电凸块16 与基板17的接地组件15电性连接。本步骤中以切割刀10a将封胶体14切割分离， 但不切割基板17。然后，如图1B所示，形成导电膜18。导电膜18涂布于封胶体14 上，其中导电凸块16与导电膜18耦接。本步骤中，以厚度较薄的切割刀10b切割 基板17，以形成独立的封装组件10,如2图所示。由于此种封装结构在封装过程中 必须经过两次切割，除了容易因切割失败导致良率降低外，由于两道切割制程会浪 费较多的基板材料，因此基板的利用率也相对较低。
现有的另一种抗电磁干扰封装结构，是将导电壳体例如一金属盖以黏胶设置在 完成封装的组件上。如图3所示，其绘示传统另一种抗电磁千扰封装结构的示意图。 封装组件20包括基板21、芯片22、封胶体25、导电壳体26及多个表面连接技术(SMT) 组件28。芯片22以金线23电性连接基板21。导电壳体26以黏胶27设置在封胶体 25上。表面连接技术组件28配置于基板21上。但是此种作法以黏胶固定导电壳体，
除了增加制程的复杂度及时间外，容易因为温度、湿度导致黏胶性质改变而导致导 电壳体脱落的问题。此外，.导电壳体与封装件的尺寸必须配合，不同尺寸的封装件 必须制作不同的壳体，增加导电壳体制造的困难度。
因此，如何克服传统封装结构的缺点，以产生高良率，低成本的具有抗电磁干扰 的封装组件，乃业界所致力的课题之一。
发明内容
本发明有关于一种封装结构及其封装方法，在封装过程中直接形成导电膜，可以 达到简化封装流程、节省封装时间以降低成本、并提高制程良率的优点。本发明更可 适用于各种尺寸的封装件，同时亦可节省基板材料，提高封装件密度以提高基板使用 率。
根据本发明，提出一种封装结构，包括一基板、 一半导体组件、 一封胶体以及一 导电膜。基板具有一第一表面、 一第二表面、 一第一侧面及一接地组件，第一侧面连 接第一表面及第二表面。半导体组件设置于第一表面上并与基板电性连接。接地组件 设置于基板内部并外露于第一侧面，且具有一平面。封胶体覆盖于半导体组件上，封 胶体的一第二侧面与接地组件的平面实质上切齐。导电膜直接形成于封胶体的一外表 面、接地组件外露的平面及基板的侧面上，导电膜与接地组件电性连接。'
根据本发明，提出一种封装方法，包括下列步骤。首先，提供一基板，至少具有 相邻的一第一基板单元及一第二基板单元， 一第一半导体组件及一第二半导体组件配 置于第一基板单元及第二基板单元上，基板具有一第一表面、 一第二表面及一接地组 件。第一表面与第二表面相对，接地组件位于第一表面及第二表面之间。第一半导体 组件及第二半导体组件设置于第一表面上并与基板电性连接，接地组件位于第一半导 体组件及第二半导体组件之伺。 一胶带贴附于第二表面上。接着，形成一封胶体，封 胶体覆盖第一半导体组件、第二半导体组件及第一表面。然后，形成一切割狭缝，切 割狭缝分割封胶体、基板、接地组件及部分的胶带，以形成贴附于胶带上的一第一半 导体装置及一第二半导体装置。切割狭缝于胶带中的一切割深度小于胶带的厚度，接 地组件的一平面外露于封胶体。接着，直接形成一导电膜于封胶体及切割狭缝上，以 使导电膜覆盖第一半导体装置及第二半导体装置的封胶体的外表面、接地组件外露的 平面及基板的侧面。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式， 作详细说明如下
图1A绘示传统一种抗电磁干扰封装结构的第一道切割制程的示意图1B绘示传统一种抗电磁干扰封装结构的第二道切割制程的示意图2绘示使用图1A及1B的制程后所得到的传统抗电磁干扰封装结构的示意图3绘示传统另一种抗电磁干扰封装结构的示意图4绘示依照本发明一较佳实施例的一种抗电磁干扰封装结构的示意图5A-5E绘示依照本发明一较佳实施例的一种抗电磁干扰封装结构的封装流程
图6绘示依照本发明另一较佳实施例的一种抗电磁干扰封装结构的示意图7A绘示数组式基板的示意图；以及
图7B绘示长条式基板的示意图。
具体实施方式
本发明提出一种封装结构，包括一基板、 一半导体组件、 一封胶体以及一导电膜。 基板具有一第一表面、 一第二表面、 一第一侧面及一接地组件，第一侧面连接第一表 面及第二表面。半导体组件设置于第一表面上并与基板电性连接。接地组件设置于基 板内部并外露于第一侧面，且具有一平面。封胶体覆盖于半导体组件上，封胶体的一 第二侧面与接地组件的平面实质上切齐。导电膜直接形成于封胶体的一外表面、接地 组件外露的平面及基板的侧面上，导电膜与接地组件电性连接。兹举实施例说明如下。
请参照图4，其绘示依照本发明一较佳实施例的一种抗电磁干扰封装结构的示意 图。如图4所示，半导体装置100c的封装结构包括基板110a、半导体组件120a、封 胶体140a，以及导电膜160a。基板110a具有表面112、表面114、侧面116及118 及接地组件151a及152a，侧面116、 118分别连接表面112及表面114。接地组件 151a及152a设置于基板110a内部且分别具有一平面S1、 S2，平面Sl、 S2并分别外 露于侧面116及118。较佳地，接地组件151a、 152a为接地贯孔，接地组件151a、 152a的高度实质上等于基板110a的厚度，且由表面112延伸至表面114。
半导体组件120a设置于表面112上并与基板110a电性连接。较佳地，半导体组 件120a以至少一金线130与基板110a打线连接。封胶体140a覆盖于半导体组件120a 上，封胶体140a的侧面142及144分别与平面Sl及S2实质上切齐。
导电膜160a直接形成于封胶体140a的外表面、接地组件151a、 152a外露的平
面S1及S2及基板110a的侧面116及118上，导电膜160a与接地组件151a及152a 电性连接。较佳地，导电膜160a的组成材料由铝、铜、铬、锡、金、银及镍所构成 的群组中选出。因此，基板内部110a的接地组件151a及152a与导电膜160a接触， 半导体装置100c即可完成接地。
至于本发明的封装结构的封装方法，请参照第图5A-5E，其绘示依照本发明一较 佳实施例的一种抗电磁干扰封装结构的封装流程图。
首先，如第5A图所示，提供一基板IIO，基板llO具有相邻的基板单元Sbl及 Sb2，基板110上配置有多个半导体组件，例如是半导体组件120a及120b,分别配 置于基板单元Sbl及Sb2上。基板110具有表面112及表面114,且表面112与表面 114相对。表面112及表面114之间包括至少一接地组件，例如包括接地组件151、 152及153。其中，接地组件152位于半导体组件120a及120b之间。本实施例中， 接地组件151、 152及153的高度实质上等于基板110a的厚度。较佳地，接地组件 151、 152及153为接地贯孔，且由表面112延伸至表面114。
半导体组件120a及半导体组件120b设置于表面112上并与基板110电性连接。 半导体组件120a及半导体组件120b例如以金线130与基板110电性连接。胶带101 贴附于表面114上，以避免基板IIO在切割后散落。
接着，如第5B图所示，形成封胶体140。封胶体140覆盖半导体组件120a、半 导体组件120b及表面112。
然后，如第5C图所示，形成至少一切割狭缝，例如是切割狭缝141、 143及145。 切割狭缝141、 143及145分割封胶体140、接地组件151、 152及153、基板110及 部分的胶带101，以形成贴附于胶带101上的半导体装置100a及半导体装置100b。 于形成至少一切割狭缝之后，每个接地组件被切割成两个接地组件，例如接地组件 152被切割成接地组件152a及152b，而接地组件151及153亦被切割形成接地组件 151a及153b。封胶体140亦被切割成多个封胶体，例如是封胶体140a及140b，而 基板110亦被分割成多个基板，例如是基板110a及110b。半导体装置100a包括半 导体组件120a、基板110a、接地组件151a及152a，以及封胶体140a;半导体装置 100b包括半导体组件120b、基板110b、接地组件152b及153b，以及封胶体140b。 切割狭缝141、 143及145于胶带101中的切割深度D1小于胶带101的厚度D2。
于此步骤中，于形成至少一切割狭缝之后，位于基板中的接地组件将外露出来。 例如，接地组件151a及152a的平面Sl及S2外露。此外，藉由切割狭缝的形成，封 胶体140的表面142、接地组件151a的平面Sl及基板110a的侧面116实质上切齐； 同样的，封胶体140的表面144、接地组件152a的平面S2及基板110a的表面118 亦实质上切齐。 接着，如第5D图所示，直接形成导电膜160于封胶体140a及140b及切割狭缝 141、 143及145上，以形成半导体装置100c及半导体装置100d。较佳地，导电膜 160的形成方式例如由化学气相沉积、无电电镀、电解电镀、喷涂、印刷及溅镀所构 成的群组中选出，而导电膜160的组成材料由铝、铜、铬、锡、金、银及镍所构成的 群组中选出。导电膜160覆盖半导体装置100c及封胶体140a的外表面、外露的接地 组件151a及152a的平面Sl及S2，及基板110a的全部侧面116及118。同样的，导 电膜160亦以相同的方式覆盖半导体装置100d。 然后，如第5E图所示，除去胶带101以分离半导体装置100c及半导体装置100d， 如此，即可得到图4所示的结构的半导体装置。 请参照图6，其绘示依照本发明另一较佳实施例的一种抗电磁干扰封装结构的示 意图。半导体装置200的封装结构与图4的半导体装置100c的封装结构的差别在于， 半导体组件220以覆晶方式与基板210电性连接。虽然本发明的半导体组件以打线连 接或覆晶方式与基板连接为例做说明，然本发明并不限于此，其它的电性连接方式亦 可适用于本发明。 而本发明的基板IIO，也可以是一数组式基板或长条式基板，具有以一数组形式 或条列形式排列的复数个基板单元。请参照第7A及图7B，其分别绘示数组式基板及 长条式基板的示意图。如图7A所示，数组式基板2具有多个基板单元2a，相邻的两 个基板单元2a以切割道2b隔开。半导体组件120a及半导体组件120b可以分别设置 于相邻的两个基板单元2a上进行封装，而相邻两个基板单元2a的切割道2b则通过 接地组件上方，例如通过接地组件152上方。当封胶体制程完成后，可以沿切割道 2b切割后，再形成导电膜。 如图7B所示，长条式基板4具有多个基板单元4a，每一基板单元4a以切割道 4b隔开。同样的，半导体组件120a及半导体组件120b可以分别设置于相邻的两个 基板单元4a上进行封装，而相邻两个基板单元4a的切割道4b则通过接地组件上方， 例如通过接地组件152上方。当封胶体制程完成后，可以沿切割道4b切割后，再形 成导电膜。 本发明上述实施例所揭露的封装结构及其封装方法，是将胶带贴在具有复数个半 导体装置的基板背面，基板内部具有接地贯孔或其它接地组件。并在封胶体完成后， 对准接地贯孔或其它接地组件所在的位置进行切割，再直接形成导电膜于封胶体上，
最后再将各半导体装置分离。藉由使用胶带，进行切割后的多个半导体装置不会散落， 切割后的所有的半导体装置仍然黏着于胶带上。如此，可以让所有的半导体装置的导 电膜可以同时形成，以节省制程时间。而且，不需二次切割，只需一次切割即可同时 分离封胶体及基板。此外，由于仅需进行一次切割，更可以降低切割失败的机率，以 提高产品良率。同时也因切割次数减少，可以提高基板上组件的配置密度，而增加基 板的利用率。
另外，以直接形成于封胶体上的方式产生的导电膜，可以适应各种组件尺寸，同 时也可以抵抗温、湿度的变化，提升组件可靠度。此外，利用基板内原有的接地贯孔 即可与导电膜接地，不需另外设置接地组件，可以节省物料成本及制程步骤。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本 发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种 的更动与润饰。因此，本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种封装结构，包括一基板，具有一第一表面、一第二表面、一第一侧面及一接地组件，该第一侧面连接该第一表面及该第二表面，其中该接地组件设置于该基板内部并外露于该第一侧面，且具有一平面；一半导体组件，设置于该第一表面上并与该基板电性连接；一封胶体，覆盖于该半导体组件上，该封胶体的一第二侧面与该平面实质上切齐；以及一导电膜，直接形成于该封胶体的一外表面、该接地组件外露的平面及基板的该侧面上。
2. 根据权利要求1所述的封装结构，其特征在于，该半导体组件与该基板 打线连接。
3. 根据权利要求1所述的封装结构，其特征在于，该半导体组件以覆晶方 式与该基板电性连接。
4. 根据权利要求1所述的封装结构，其特征在于，该接地组件为一接地贯 孑L(ground via)。
5. 根据权利要求4所述的封装结构，其特征在于，该接地贯孔由该第一表 面延伸至该第二表面。
6. 根据权利要求1所述的封装结构，其特征在于，该接地组件的高度实质 上等于该基板的厚度。
7. 根据权利要求1所述的封装结构，其特征在于，该导电膜的组成材料由 铝、铜、铬、锡、金、银及镍所构成的群组中选出。,
8. —种封装方法，包括 (a)提供一基板，至少具有相邻的一第一基板单元及一第二基板单元， 一第一半导体组件及一第二半导体组件配置于该第一基板单元及该第二基板单元上，该基板 具有一第一表面、 一第二表面及一接地组件，该第一表面与该第二表面相对，该接地组件位于该第一表面及该第二表面之间，该第一半导体组件及该第二半导体组件设置 于该第一表面上并与该基板电性连接，该接地组件位于该第一半导体组件及该第二半 导体组件之间， 一胶带贴附于该第二表面上；(b) 形成一封胶体，该封胶体覆盖该第一半导体组件、该第二半导体组件及该 第一表面；(c) 形成一切割狭缝，该切割狭缝分割该封胶体、该基板、该接地组件及部分 的该胶带，以形成贴附于该胶带上的一第一半导体装置及一第二半导体装置，该切割 狭缝于该胶带中的一切割深度小于该胶带的厚度，该接地组件的一平面外露于该基 板；以及(d) 直接形成一导电膜于该封胶体及该切割狭缝上，以使该导电膜覆盖该第一 半导体装置及该第二半导体装置的该封胶体的一外表面、该接地组件外露的该平面及 该基板的该侧面。
9. 根据权利要求8所述的封装方法，其特征在于，更包括 除去该胶带以分离覆盖有该导电膜的该第一半导体装置及该第二半导体装置。
10. 根据权利要求8所述的封装方法，其特征在于，该步骤(d)中，该导电 膜的形成方式由化学气相沉积、无电电镀、电解电镀、喷涂、印刷及溅镀所构成的群 组中选出。
11. 根据权利要求8所述的封装方法，其特征在于，该基板为一数组式基板， 该数组式基板具有以一数组形式排列的复数个基板单元。
12. 根据权利要求8所述的封装方法，其特征在于，该步骤(c)包括形成该 切割狭缝于该基板的一切割道上，且该切割道通过该接地组件。
13. 根据权利要求8所述的封装方法，其特征在于，该导电膜的组成材料由 铝、铜、铬、锡、金、银及镍所构成的群组中选出。
14. 根据权利要求8所述的封装方法，其特征在于，该接地组件为一接地贯孔。
15. 根据权利要求14所述的封装方法，其特征在于，该接地贯孔由该第一 表面延伸至该第二表面。
16. 根据权利要求8所述的封装方法，其特征在于，该接地组件的高度实质 上等于该基板的厚度。
17. 根据权利要求8所述的封装方法，其特征在于，该第一半导体组件及该 第二半导体组件以打线连接的方式与该基板电性连接。
18. 根据权利要求8所述的封装方法，其特征在于，该第一半导体组件及该第二半导体组件以覆晶方式与该基板电性连接。
全文摘要
一种封装结构，包括一基板、一半导体组件、一封胶体以及一导电膜。基板具有一第一表面、一第二表面、一第一侧面及一接地组件，第一侧面连接第一表面及第二表面。接地组件设置于基板内部并外露于第一侧面，且具有一平面。半导体组件设置于第一表面上并与基板电性连接。封胶体覆盖于半导体组件上，封胶体的一第二侧面与平面实质上切齐。导电膜直接形成于封胶体的一外表面、接地组件外露的平面及基板的第一侧面上，导电膜与接地组件电性连接。
文档编号H01L23/488GK101339939SQ20081021361
公开日2009年1月7日 申请日期2008年8月22日 优先权日2008年2月5日
发明者洪志斌, 邱基综, 黄瑞呈 申请人:日月光半导体制造股份有限公司