专利名称：：半导体装置及其制造方法
技术领域：
：图l是非易失性存储晶体管的截面图。图2是非易失性存储晶体管的截面图。图3是被形成用以评估本发明的非易失性半导体存储元件的保持特性的电容器(元件1)的截面图。图4A-4C中的每一个都是示出被形成用以评估比较实例的非易失性半导体存储元件的保持特性的电容器的截面图。图5是示出元件1的保持特性的曲线图。图6是示出比较元件A的保持特性的曲线图。图7是示出比较元件B的保持特性的曲线图。图8是示出比较元件C的保持特性的曲线图。图9是硅氮化物膜的FTIR的吸收傳。图IO是非易失性存储晶体管的截面图。图ll是非易失性存储晶体管的截面图。图12是非易失性存储晶体管的截面图。图13是非易失性存储晶体管的截面图。图14是非易失性存储晶体管的截面图。图15是非易失性存储晶体管的截面图。图16是非易失性存储晶体管的截面图。图17是非易失性存储晶体管的截面图。图18是示出半导体装置的结构实例的框图。图19是示出存储单元阵列的结构实例的电路图。图20是示出存储单元阵列的结构实例的电路图。图21是示出存储单元阵列的结构实例的电路图。图22A和图22B中的每一个都是描述存储单元阵列的写入操作的电路图。图23是描述存储单元阵列的擦除操作的电路图。图24是描述存储单元阵列的读取操作的电路图。图25A-25C是示出半导体装置的制造方法的截面图。图26A-26C是示出半导体装置的制造方法的截面图。图27A-27C是示出半导体装置的制造方法的截面图。图28A和图28B是示出半导体装置的制造方法的截面图。图29是示出半导体装置的制造方法的顶视图。图30是示出半导体装置的制造方法的顶视图。图31是示出半导体装置的制造方法的顶视图。图32A-32C是示出半导体装置的制造方法的截面图。图33A-33C是示出半导体装置的制造方法的截面图。图34A-34C是示出半导体装置的制造方法的截面图。图35A-35C是示出半导体装置的制造方法的截面图。图36A-36C是示出半导体装置的制造方法的截面图。图37A-37C是示出半导体装置的制造方法的截面图。图38A-38C是示出半导体装置的制造方法的截面图。图39A-39C是示出半导体装置的制造方法的截面图。图40A-40C是示出半导体装置的制造方法的截面图。图41A-41C是示出半导体装置的制造方法的截面图。图42A-42C是示出半导体装置的制造方法的截面图。图43A-43C是示出半导体装置的制造方法的截面图。图44A和图44B是示出半导体装置的制造方法的顶视图。图45A和图45B是示出半导体装置的制造方法的顶视图。图46A和图46B是示出半导体装置的制造方法的顶视图。图47是示出半导体装置的制造方法的截面图。图48A-48C是示出半导体装置的制造方法的截面图。图49A-49C是示出半导体装置的制造方法的截面图。图50是示出可以非接触地传输数据的半导体装置的结构实例的框图。图51A和图51B中的每一个都是示出可以非接触地传输数据的半导体装置的使用模式的示意图。图52A-52E是具有非易失性半导体存储器件的电子装置的外部视图。图53是示出实施例的非易失性存储晶体管的结构的截面图。图54A-54C是示出非易失性存储晶体管的制造方法的截面图。图55A-55C是示出非易失性存储晶体管的制造方法的截面图。图56A-56C是示出非易失性存储晶体管的制造方法的截面图。图57A-57D是示出实施例和比较实例的存储晶体管的保持特性的曲线图。具体实施例方式当半导体衬底21是p型衬底时，通过离子注入工艺等对半导体衬底21掺杂有诸如磷(P)或砷(As)的赋予n型导电性的杂质，从而形成阱22。当半导体衬底21是n型衬底时，对半导体村底21掺杂有诸如硼(B)的赋予p型导电性的杂质，从而形成阱22。阱22的赋予n型或p型导电性的杂质的浓度约为5x1015cn^至1x1016cnT3。如有必要，适当地形成阱22。00281在半导体区10之上，以下列描述的顺序堆叠第一绝缘膜11、第一硅氮化物膜12、第二硅氮化物膜13、笫二绝缘膜14和导电膜15。这些膜11-15与半导体区10中的沟道形成区16重叠。0029导电膜15用作存储晶体管的栅电极。第一硅氮化物膜12和第二硅氮化物膜13用作电荷存储层。作为将电荷放入和取出电荷存储层的方法(非易失性存储晶体管的写入方法和擦除方法)，存在使用F-N隧穿电流的方法、使用直接隧穿电流的方法和使用热载流子的方法。本实施方式的非易失性存储晶体管可以使用选自这些方法中的适当的方法作为写入方法和擦除方法。作为用作第一硅氮化物膜12的源材料的硅源气体，使用在成分中包含氢或囟素的气体。作为这种气体，存在SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4等。形成于半导体区10中的高浓度杂质区17和18以如下方法按自对准方式形成当将由膜11-15构成的叠层膜用作掩模时，通过离子注入工艺用杂质对半导体衬底21进行掺杂。当阱22是p型时，高浓度杂质区17和18掺杂有赋予n型导电性的杂质。当阱22是n型时，高浓度杂质区17和18掺杂有赋予p型导电性的杂质。0046图1的非易失性存储晶体管是其中半导体区形成于半导体村底中的存储元件。形成于绝缘膜之上的半导体膜也可以用作半导体区。在图2中，示出了具有这种半导体区的非易失性存储晶体管的截面图。[表4<table>tableseeoriginaldocumentpage25</column></row><table>0086表3和表4的测量数据示出了第二硅氮化物膜13的氮浓度高于第一硅氮化物膜12的氮浓度，而第一硅氮化物膜12的N-H键浓度高于第二硅氮化物膜13的N-H键浓度。换言之，数据表明通过提供包含更多的与氢键合的氮的第一硅氮化物膜作为下层，改进了元件l的电荷保持特性。本实施方式的非易失性半导体存储器件包括其电荷保持特性改进的非易失性半导体存储元件，从而可以改进存储器性能的可靠性。接着，如图25B所示，选择性去除绝缘膜112，并暴露半导体膜104、106和108的表面。这里，设置于存储部分中的半导体膜110由抗蚀剂114选择性地覆盖，并且形成于半导体膜104、106和108之上的绝缘膜112^皮刻蚀并去除。接着，进行实施方式3的图27C和图28A的工艺；如图38C所示，分别在半导体膜104、106、108和110中形成沟道形成区158、144、148和152以及高浓度杂质区160、146、150和154。接着，形成绝缘膜162以在绝缘膜162中形成到达高浓度杂质区160、146、150和154的开口。接着，在绝缘膜162之上形成电连接至形成于半导体膜104、106、108和110中的高浓度杂质区160、146、150和154的导电膜164-170。去除抗蚀剂1203。接着，如图39C所示，形成绝缘膜1205,该绝缘膜1205填充在半导体衬底1200中形成的凹部1204。通过CVD方法、溅射方法等，使用绝缘材料来形成绝缘膜1205，该绝缘材料例如为硅氧化物、硅氮化物、含氧的硅氮化物或含氮的硅氧化物。这里，通过大气压CVD方法或低压CVD方法使用TEOS(四乙基原硅酸盐)气体形成硅氧化物作为绝缘膜1205。接着，如图43B所示，形成绝缘膜1249，并在绝缘膜1249中形成开口1250-1254。绝缘膜1249可以按与实施方式3的绝缘膜162类似的方式形成。这里，使用聚硅氨烷。将参照图51A和图51B描述半导体装置800的使用实例。如图51A所示，包括显示部分3210的诸如蜂窝电话的移动终端的侧表面设置有读写器3200。同时，产品3220的侧表面设置有半导体装置800(图51A)。当读写器3200被保持在半导体装置800上方时，存储在半导体装置800中的信息被发送并由读写器接收。结果，移动终端的显示部分3210显示有关产品的信息，例如材料、原产地、每个生产步骤的检验结果、分销过程的历史以及产品说明。02281如图51B所示，当产品3260由传送带传送时，可以利用附着至产品3260的半导体装置800和读写器3240来检验产品3260。利用能够在这种检验系统中无线通信的半导体装置800，可以容易地获得不能在产品3260上直接显示的各种信息。\20作为工艺气体来形成厚度为lOOiim的硅氧氮化物膜作为第二层。第一硅氧氮化物膜包含的氮多于氧，第二硅氧氮化物膜包含的氧多于氮。0243结晶硅膜530是通过使非晶硅膜结晶所获得的膜。首先，使用S沮4作为工艺气体通过等离子体CVD方法在底部绝缘膜502之上形成厚度为66nm的非晶硅膜。接着，通过用连续波Nd:YV04激光(基波为1064nm)的第二谐波(532nm)照射，使非晶硅膜结晶以形成结晶硅膜530。接着，为了控制存储晶体管TM-1的阈值电压，通过离子掺杂设备为结晶硅膜530掺杂硼。存储晶体管TM國1TM画ATM-BTM-C第一SiN膜512SiH4/NH3=2/4005nm(下层)10證5nm(上层)第二SiN膜513SiH4/N2/Ar=2/400/505nm(上层)10nm5nm(下层)接着，刻蚀氮化钽膜517和钨膜518的叠层膜，并形成栅电极515。首先，在鵠膜518之上形成抗蚀剂掩才莫。利用该抗蚀剂掩模，刻蚀钨膜518。通过等离子体刻蚀设备来刻蚀钨膜518，并使用CF4、Ch和02作为刻蚀气体。在去除抗蚀剂掩模之后，使用被刻蚀的鴒膜518作为掩模，刻蚀氮化钽膜517。通过等离子体刻蚀设备刻蚀氮化钽膜517，并使用C!2作为刻蚀气体。如上所述，形成栅电58极515(参见图55B)。[02541接着，为了在存储晶体管TM-1中形成高电阻杂质区，使用栅电极515作为掩模，为硅膜503掺杂砩。该工艺由等离子体掺杂设备进行。工艺气体是PH3，且剂量是lxi0"离子/cm2。在该工艺中，在硅膜503中以自对准的方式形成沟道形成区504、低浓度杂质区507和低浓度杂质区508(图55C)。[0255接着，如图56A所示，栅电极515的每个侧表面设置有间隔物520。以如下方式形成间隔物520:构成间隔物520的绝缘膜被形成为覆盖栅电极515、第二绝缘膜514、电荷存储层516、第一绝缘膜511和硅膜503，并刻蚀该绝缘膜。这里，形成两个绝缘膜来构成间隔物520。通过等离子体CVD方法形成厚度为100nm的硅氧氮化物膜作为第一层，通过低压CVD方法形成厚度为200nm的硅氧化物膜作为第二层。通过形成间隔物520的刻蚀处理还刻蚀第二绝缘膜514、第二硅氮化物膜513和第一硅氮化物膜512。如图56A所示，形成由笫一硅氮化物膜512和第二硅氮化物膜513构成的电荷存储层516。[0256接着，为了形成源区505和漏区506，使用栅电极515和间隔物520作为掩模，为硅膜503掺杂磷。在该工艺中，使用等离子体掺杂设备，使用PH3作为工艺气体，且剂量是3xl0"离子/cm2。在该工艺中，在硅膜503中以自对准的方式形成源区505和漏区506(参见图56B)。0257接着，在玻璃衬底501的整个表面上方形成绝缘膜521和绝缘膜522(图56C)。形成厚度为100nm且含氢的硅氧氮化物膜作为绝缘膜521。通过等离子体CVD设备形成该硅氧氮化物膜，并使用SiH4、NH3和N20作为工艺气体。通过等离子体CVD方法形成厚度为600nm的硅氧氮化物膜作为绝缘膜522。使用S诅4和1\20作为该硅氧氮化物膜的工艺气体。[0258在形成绝缘膜522之后，通过加热炉对硅膜503进行热处理。该热处理是用于激活添加至硅膜503的硼和磷以及用绝缘膜521中包含的氢使硅膜503氢化的处理。0259接着，在绝缘膜521和绝缘膜522中形成到达源区505和漏区506的接触孔。在绝缘膜522之上形成构成源电极523和漏电极524的导电膜。这里，该导电膜具有四层结构。第一层是厚度为60nm的钛膜，第二层是厚度为40nm的氮化钛膜，第三层是厚度为300nm的纯铝膜，第四层是厚度为100nm的氮化钛膜。刻蚀该导电膜，形成源电极523和漏电极524(图53)。如上所述，完成存储晶体管TM-1。此外，类似地形成比较存储晶体管TM-A、TM-B和TM-C。[0260为了评估每个存储晶体管的电荷保持特性，测量写入操作之后的漏极/源极电流Ids-柵板/源极电压VGS的特性(在下文中称为Ids-Vcs特性)，并测量擦除操作之后的Ids-Vcs特性。根据该测量结果，得到每个保持特性。图57A是存储晶体管TM-1的保持特性的曲线图。图57B-57D是比较实例的保持特性的曲线图。图57B是比较存储晶体管TM-A的保持特性的曲线图。图57C是比较存储晶体管TM-B的保持特性的曲线图。图57D是比较存储晶体管TM-C的保持特性的曲线图。每个曲线图的水平轴示出从写入操作和擦除操作开始所经过的时间。请注意，由于水平轴是对数刻度，因此将进行写入操作时的点和进行擦除操作时的点表示为0.1小时。垂直轴是从Ios-Vcs特性的测量结果计算的每个存储晶体管的阈值电压Vth。[0261以如下方式进行写入操作将源电极523的电位和漏电极524的电位设置为OV;以1毫秒向栅电极515施加写入电压Wr;并将电子注入到电荷存储层516中。在存储晶体管中以如下方式进行擦除操作将源电极S23的电位和漏电极524的电位设置为OV;以l毫秒向栅电极515施加擦除电压Er。使用由安捷伦技术有限公司制造的脉冲发生器扩展器(SMU和脉冲发生器扩展器，型号41501B)为每个存储晶体管施加写入电压Wr和擦除电压Er。此外，将每个存储晶体管的写入电压Wr和擦除电压Er设置如下对于存储晶体管TM-1，Wr=18V,Er=-18V;对于比较存储晶体管TM-A，Wr=18V，Er=-18V;对于比较存储晶体管TM-B，Wr-18.5V，Er=-18.5V;对于比较存储晶体管TM-C,Wr=17V，Er=-17V。[02621在存储晶体管的写入操作之后的Ids-Vcs特性的測量如下进行。首先，进行将数据写入存储晶体管的写入操作。接着，保持通过热板在85。C下加热处于写入状态的存储晶体管的状态，并在从写入操作开始经过预定时间之后，测量每个存储晶体管的Ids-Vcs特性。此外，在擦除操作之后的Ids-Vgs特性的測量如下迭行。在通过写入操作将数据写入存储晶体管之后，进行擦除操作。保持通过热板在85。C下加热处于擦除状态的存储晶体管的状态，并在从擦除操作开始经过预定时间之后，测量每个存储晶体管的Ids-Vcs特性。[02631使用由安捷伦技术有限公司制造的半导体参数分析仪(半导体参数分析仪，型号4155C)进行lDs-Vcs特性的测量。在测量时，源电极523的电位保持在0V，漏电极524的电位保持在IV,栅电极515的电位从-6V改变至+6V，并测量漏极/源极电流Ins相对于栅极/源极电压Vcs的变化。请注意，存储晶体管TM-1具有4jim的沟道长度L和8nm的沟道宽度W。比较存储晶体管TM-A、TM-B和TM-C都具有4ftm的沟道长度L和4jim的沟道宽度W。[02641图57A-57D所示的曲线图杀出存储晶体管TM-1具有最宽的Vth窗口。即，提供其中使用NH3作为氮源气体的硅氮化物膜和使用N2作为氮源气体的硅氮化物膜堆叠的电荷存储层，使得可以改进非易失性存储晶体管的电荷保持特性。换言之，提供其中含较大数目N-H键的硅氮化物膜和含较小数目N-H键的硅氮化物膜堆叠的电荷存储层，使得可以改进非易失性存储晶体管的电荷保持特性。本申请基于2007年3月23日向日本专利局提交的日本专利申请No.2007-077930，这里通过参考并入其全部内容。权利要求1.一种半导体装置，包括非易失性半导体存储元件，所述非易失性半导体存储元件包括包含半导体材料的半导体区，所述半导体区包括源区、漏区和沟道形成区；形成于所述半导体区之上的第一绝缘膜；形成于所述第一绝缘膜之上的第一硅氮化物膜；形成于所述第一硅氮化物膜之上的第二硅氨化物膜；以及形成于所述第二硅氮化物膜之上的导电膜，其中所述第一硅氮化物膜所含的N-H键的数目大于所述第二硅氮化物膜所含的N-H键的数目。2.根据权利要求1所述的半导体装置，其中所述第二硅氮化物膜所含的Si-H键的数目大于所述第一硅氮化物膜所含的Si-H键的数目。3.根据权利要求1所述的半导体装置，其中所述第二硅氮化物膜所含的Si-X键(X是卣族元素)的数目大于所述第一硅氮化物膜所含的Si-X键的数目。4.根据权利要求1所述的半导体装置，其中所述第二硅氮化物膜所含的Si-H键和Si-X键(X是卤族元素)的数目大于所述第一硅氮化物膜所含的Si-H键和Si-X键的数目。5.—种半导体装置，包括非易失性半导体存储元件，所述非易失性半导体存储元件包括包含半导体材料的半导体区，所述半导体区包括源区、漏区和沟道形成区；形成于所述半导体区之上的第一绝缘膜；形成于所述第一绝缘膜之上的第一硅氮化物膜；形成于所述第一硅氮化物膜之上的第二硅氮化物膜；以及形成于所述第二硅氮化物膜之上的导电膜，其中所述第二硅氮化物膜中的硅与氢和囟族元素中至少一种之间的键的浓度与氮-氢(N-H)键的浓度的比值高于所述第一硅氮化物膜中的此种比值。6.根据权利要求5所述的半导体装置，其中所述第二硅氮化物膜中的硅-氢(Si-H)键的浓度与氮-氢(N-H)键的浓度的比值((Si-H)/(N-H))高于所述第一硅氮化物膜中的此种比值((Si-H)/(N-H))。7.根据权利要求5所述的半导体装置，其中所述第二硅氮化物膜中的硅-卣族元素(Si-X;X是面族元素)键的浓度与氮-氢(N-H)鍵的浓度的比值((Si-X)/(N-H))高于所述第一硅氮化物膜中的此种比值((Si-X)/(N-H))。8.根据权利要求5所述的半导体装置，其中所述第二硅氮化物膜中的硅-氢(Si-H)键的浓度加上硅-卤族元素(Si-X;X是卤族元素)键的浓度之和与氮-氢(N-H)键的浓度的比值((Si-H+Si-X)/(N-H))高于所述第一硅氮化物膜中的此种比值((Si-H+Si-X)/(N-H))。9.根据权利要求1或5所述的半导体装置，其中所述第二硅氮化物膜由在化学计量上比所述第一硅氮化物膜更接近Si3N4的硅氮化物构成。10.根据权利要求1或5所迷的半导体装置，其中所述非易失性所述第二硅氮化物膜之上的第二〗11.根据权利要求1或5所迷的半导体装置，其中所述半导体区形成于半导体衬底中。12.根据权利要求11所述的半导体装置，其中所述半导体村底是单晶硅衬底、多晶硅衬底、单晶硅锗衬底、多晶硅锗衬底、单晶锗衬底和多晶锗衬底中的任一种。13.根据权利要求11所述的半导体装置，其中所述半导体衬底是SOI(绝缘体上硅)衬底、SGOI(绝缘体上硅锗)衬底和GOI(绝缘体上锗)衬底中的任一种。14.根据权利要求1或5所述的半导体装置，其中所述半导体区是形成于衬底之上的半导体膜，在所述半导体膜与所述衬底之间插入有绝缘膜。15.根据权利要求14所述的半导体装置，其中所述衬底是玻璃衬底、石英衬底和塑料膜中的任一种。16.—种半导体装置的制造方法，所述半导体装置包括非易失性半导体存储元件，所述方法包括以下步骤形成包括源区、漏区和沟道形成区的半导体区；在所述半导体区之上形成第一绝缘膜；通过第一化学气相沉积方法，使用第一硅源气体和包含氮氢化合物的第一氮源气体作为源材料，在所述第一绝缘膜之上形成第一硅氮化物膜；通过第二化学气相沉积方法，使用第二硅源气体和在成分中不包含氢的第二氮源气体作为源材料，在所述第一硅氮化物膜之上形成第二硅氮化物膜；以及在所述第二硅氮化物膜之上形成导电膜。17.根据权利要求16所述的半导体装置的制造方法，其中在形成所述第一硅氮化物膜期间使用NH2H2N气体。18.—种半导体装置的制造方法，所述半导体装置包括非易失性半导体存储元件，所述方法包括以下步骤形成包括源区、漏区和沟道形成区的半导体区；在所述半导体区之上形成第一绝缘膜；通过第一化学气相沉积方法，使用第一硅源气体和NH3气体作为源材料，在所述第一绝缘膜之上形成第一硅氮化物膜；通过第二化学气相沉积方法，使用第二硅源气体和N2气体作为源材料，在所述第一硅氮化物膜之上形成第二硅氮化物膜；以及在所述第二硅氮化物膜之上形成导电膜。19.根据权利要求16或18所述的半导体装置的制造方法，还包括在形成所述导电膜之前在所述第二硅氮化物膜之上形成第二绝缘膜的步骤。20.根据权利要求16或18所述的半导体装置的制造方法，其中在相同的反应室中连续地形成所述第一硅氮化物膜和所述第二硅氮化物膜。21.根据权利要求16或18所述的半导体装置的制造方法，其中通过等离子体CVD方法形成所述第一硅氮化物膜。22.根据权利要求16或18所述的半导体装置的制造方法，其中通过等离子体CVD方法形成所述第二硅氮化物膜。23.根据权利要求16或18所述的半导体装置的制造方法，其中在通过等离子体CVD方法形成所述第一硅氮化物膜时，将所述第一硅氮化物膜形成于其上方的表面的温度设置为小于或等于600'C。24.根据权利要求16或18所述的半导体装置的制造方法，其中在通过等离子体CVD方法形成所述第二硅氮化物膜时，将所述第二硅氮化物膜形成于其上方的表面的温度设置为小于或等于600°C。25.根据权利要求16或18所述的半导体装置的制造方法，其中所述第一硅源气体和所述第二硅源气体中的每一个是选自SiBU、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3和SiF4的气体。26.根据权利要求16或18所述的半导体装置的制造方法，其中在玻璃衬底和石英衬底之一的上方形成所述半导体区。27.根据权利要求16或18所述的半导体装置的制造方法，其中在半导体村底中形成所述半导体区。28.根据权利要求27所述的半导体装置的制造方法，其中所述半导体衬底是单晶硅衬底、多晶硅衬底、单晶硅锗衬底、多晶硅锗衬底、单晶锗衬底和多晶锗衬底中的任一种。29.根据权利要求27所述的半导体装置的制造方法，其中所述半导体衬底是SOI(绝缘体上硅)村底、SGOI(绝缘体上硅锗)衬底和GOI(绝缘体上锗)村底中的任一种。全文摘要本发明改进了非易失性存储晶体管的电荷保持特性。用作隧穿绝缘膜的第一绝缘膜、电荷存储层和第二绝缘膜夹在半导体衬底与导电膜之间。电荷存储层由两个硅氮化物膜构成。作为下层的硅氮化物膜通过CVD方法使用NH<sub>3</sub>作为氮源气体来形成，并且所包含的N-H键的数目大于上层的N-H键的数目。作为上层的第二硅氮化物膜通过CVD方法使用N<sub>2</sub>作为氮源气体来形成，并且所包含的Si-H键的数目大于下层的Si-H键的数目。文档编号H01L21/8247GK101647113SQ200880007858公开日2010年2月10日申请日期2008年3月18日优先权日2007年3月23日发明者佐藤奈奈绘,野田耕生申请人:株式会社半导体能源研究所