半导体装置、其制造方法以及显示装置的制作方法

专利名称：半导体装置、其制造方法以及显示装置的制作方法
技术领域：
本发明涉及半导体装置、其制造方法以及显示装置。更详细地涉及适用于便携电 话、数码相机、车载用等中小型显示装置的半导体装置、其制造方法以及显示装置。
背景技术：
半导体装置是具备利用了半导体的电子特性的有源元件的电子装置，广泛地应 用于例如音频设备、通信设备、计算机、家电设备等。其中，具备薄膜晶体管(Thin Film Transistor ；TFT)的半导体装置被广泛地应用于有源矩阵型液晶显示装置中的像素开关 元件、驱动器电路等。近年来，在移动用途的显示装置(显示器)中，伴随着低功耗化、高功能化、高速动 作化、高可靠性、高精细化以及小型化等要求，强烈要求TFT的高性能化，正在盛行与此对 应的研究开发。被用于TFT的半导体层的硅根据结晶性的不同，可以分为结晶性较低的非晶质硅 (非晶硅)和结晶性较高的多结晶硅(多晶硅)。非晶质硅具有以下优点便宜，成膜容易 且易于在非结晶性材料、不耐高温的材料上制膜，但是存在移动度较低这一缺点。另一方 面，多结晶硅与非晶质硅相比具有高2个数量级程度的移动度，将多结晶硅用于半导体层， 由此可以提高TFT的动作速度等性能。但是，包含多晶硅的TFT的移动度良好的反面是源极/漏极之间的漏电电流较大， 这一方面存在改善的余地。对此公开了如下的技术在源极/漏极区域与沟道区域之间形 成低浓度杂质区域即LDD (Lightly Doped Drain ；轻掺杂漏区)，由此减小漏电电流(例如， 参照专利文献1)。专利文献1 特开平8-167722号公报

发明内容
发明要解决的问题在TFT的制造工序中，源极/漏极区域是在半导体层中离子注入高剂量的杂质后， 通过热等使所注入的杂质活化而被形成。通过活化可以使离子注入的损伤所破坏的源极/ 漏极区域的结晶构造恢复。但是，在因为杂质注入量的偏差、离子注入时的加速电压的偏 差、在被离子注入的半导体层、在半导体层上所形成的绝缘膜的膜厚的偏差等，而非意图地 过度进行离子注入的情况下、产生活化偏差的情况下，有时活化造成的源极/漏极区域的 结晶恢复变得不充分。在源极/漏极区域的结晶恢复变得不充分的情况下，源极/漏极区 域的方块电阻增加，源极/漏极区域与配线之间的接触电阻增大。上面的结果是半导体装 置的导通电阻增加，有时带来导通电流降低所造成的不良(下面，也称为“I。n不良”)。本发明是鉴于上述现状而完成的，其目的在于提供可以抑制导通电流降低所造成 的I。n不良的半导体装置、其制造方法以及显示装置。用于解决问题的方案
本发明的发明者们对可以减少导通电流降低所造成的ι。η不良的半导体装置、其 制造方法以及显示装置进行了各种研究，着眼于活化时的源极/漏极区域的结晶恢复的起 点。并且，本发明者首先关于以往的半导体装置明确了下面几点。通常，活化时的源极/漏极区域的结晶恢复，当存在结晶破坏较少(结晶性较高) 的区域时，将该区域作为起点进行，另外成为该起点的区域的结晶性越高则活化率变得越 高。因此，当离子注入高剂量的杂质时，调整加速电压，尽量减少到达基板侧的半导体层的 杂质离子，在基板侧的半导体层中形成结晶破坏较少的区域，这对于提高活化率，促进结晶 恢复是有效的。在此，参照附图来说明在以往的半导体装置的源极/漏极区域形成工序中，在设 定条件使得离子注入的杂质的深度分布的峰值存在于栅极绝缘膜的情况下的、高剂量杂质 的离子注入时和活化时的源极/漏极区域的状态。图8是示出以往的半导体装置所具备的 TFT的源极/漏极区域附近的截面示意图，(a)是高剂量杂质的离子注入时的状态，(b)是 活化时的状态。如图8的(a)所示，在以往的半导体装置中，对基板1上的结晶性半导体层 2经过栅极绝缘膜3而离子注入高剂量的杂质9，由此在除了栅极电极4所重叠的区域以外 的区域的结晶性半导体层2中进行离子注入。因此，在栅极电极4的下方的沟道区域5中 不进行离子注入，对成为源极/漏极区域6的结晶性半导体层2的区域进行离子注入。在 图8的(a)中，在源极/漏极区域6内的浓淡差异示出了结晶性的不同，越是颜色浓的部分 越会进行结晶破坏，结晶性较低。在图8的(a)中，设定条件使得离子注入的杂质的深度分 布12的峰值存在于栅极绝缘膜3中，因此，源极/漏极区域6的结晶破坏的程度从基板1 侧面向栅极绝缘膜3侧慢慢变大。即，在源极/漏极区域6的与栅极绝缘膜3相邻的区域 中结晶破坏最厉害，结晶性变得较低。另一方面，在源极/漏极区域6的与基板1相邻的区 域中，结晶破坏变得较少，结晶性变得较高。当通过热等使在源极/漏极区域6中离子注入的杂质9活化时，产生源极/漏极 区域6的结晶恢复。一般地结晶恢复是将结晶性较高的区域作为起点来进行。即，在图8 的(b)示出的以往的半导体装置中，源极/漏极区域6的与基板1相邻的区域成为结晶恢 复的主要起点，在空白箭头所示的方向上进行结晶恢复。此时，在离子注入的杂质的偏差等 所造成的结晶性半导体层2内的结晶破坏变得较大的情况下，源极/漏极区域6的结晶恢 复变得不充分，源极/漏极区域6的方块电阻增加。另外，因为方块电阻的增大，源极/漏 极区域6与配线10之间的接触电阻增大。由此，半导体装置的导通电阻增加，从而带来了 导通电流降低所造成的I。n不良。因此，本发明的发明者们进行了进一步的研究，结果认为，是不是可以与源极/漏 极区域相邻地配置低浓度杂质区域，将结晶性较高的、该低浓度杂质区域作为活化时的结 晶恢复的起点进行追加，使得以往有时变得不充分的结晶恢复得到促进。在此，为了确认在活化时低浓度杂质区域相邻的源极/漏极区域中所产生的结晶 恢复的效果，参照附图来说明本发明的发明者们所进行的实验的结果。本发明的发明者们 为了使活化时的结晶恢复成为不充分的状态，制作了有意地离子注入过剩杂质的多晶硅， 对所制作的多晶硅的活化前后的状态通过光学显微镜进行观察以及通过拉曼谱测定进行 解析。图9的(a)是活化前的多晶硅的光学显微镜观察的情况，(b)是示出活化前的拉曼 谱的坐标图。另外，作为比较对象，还测定了不进行离子注入和活化处理状态下的非晶硅。图11的(a)是非晶硅的光学显微镜观察的情况，(b)是示出非晶硅的拉曼谱的坐标图。如 图9的(a)所示，对多晶硅20离子注入高剂量的杂质，在一边为大致20μπι的以虚线示出 的正方形的区域中，形成离子注入区域21。即，离子注入区域21相当于半导体装置中的、结 晶破坏较大的源极/漏极区域。此时，包围离子注入区域21的区域成为不进行离子注入的 离子非注入区域17。对于这种多晶硅20，通过拉曼分光法来测定图9的(a)中的、离子注入区域21的 大致中心即P点和离子非注入区域17的L点，与图11的(b)示出的非晶硅23的结果进行 比较。如图9的(b)所示，Q点的拉曼谱是在520CHT1附近示出结晶性较高的硅的峰值的图 形，与此相对地，P点的拉曼谱是与图11的(b)的非晶硅23的拉曼谱类似的较宽的图形， 因此，在离子注入有高剂量杂质的离子注入区域21中，可以确认产生了结晶破坏。图10的(a)是活化后的多晶硅的光学显微镜观察的情况，(b)是示出活化后的多 晶硅的拉曼谱的坐标图。如图10的(a)所示，在多晶硅20的离子注入区域21的与离子非 注入区域17相邻的区域中，通过活化，离子注入区域21的颜色较浓区域有所减少。并且，当通过拉曼分光法来测定离子注入区域21的大致中心即P点、距离离子非 注入区域17大致2 μ m的内侧的离子注入区域21即S点以及P点和S点间的中间即R点 时，如图10的(b)所示，P点和R点的拉曼谱是与图11的(b)的非晶硅23的拉曼谱类似 的、较宽的图形和在520CHT1附近结晶性较高的硅的峰值重叠的谱，与此相对地，S点的拉曼 谱示出接近于图9的(b)中的Q点的拉曼谱的、在520cm—1附近结晶性较高的硅的峰值。由 此，可以确认以下内容距离离子非注入区域17大致2μ m的内侧的离子注入区域21即S 点的结晶性通过活化可以恢复到与离子非注入区域17的结晶性相等。从上面的结果来看，本发明的发明者们发现通过与源极/漏极区域相邻地配置低 浓度杂质区域，将该低浓度杂质区域作为活化时的结晶恢复的起点进行追加，可以促进源 极/漏极区域的结晶恢复，在以往有时结晶恢复变得不充分的源极/漏极区域中，可以充分 地进行结晶恢复，想到可以圆满地解决上述问题，而完成了本发明。S卩，本发明是一种半导体装置，其在基板上具备薄膜晶体管和配线，所述薄膜晶体 管具有包含沟道区域和源极/漏极区域的结晶性半导体层，所述配线被连接到上述源极/ 漏极区域，上述结晶性半导体层具有与上述源极/漏极区域相比杂质浓度低的低浓度杂质 区域和接触上述配线的接触部，上述低浓度杂质区域与除了上述沟道区域侧以外的区域的 上述源极/漏极区域相邻配置。活化时的源极/漏极区域的结晶恢复的发生与有无结晶破坏(结晶缺陷)的梯度 无关，在存在结晶破坏较少的区域的情况下，以该区域为起点促进结晶恢复。此时，成为起 点的区域的结晶破坏越少则促进结晶恢复的效果越强。因此，根据本发明，在活化时的源极 /漏极区域中，不仅从源极/漏极区域的结晶破坏较少的区域(例如，源极/漏极区域的基 板侧)发生结晶恢复，而且从与源极/漏极区域相邻的低浓度杂质区域发生结晶恢复，因 此，与以往比较，源极/漏极区域的结晶恢复被较大地促进。由此，可以充分地进行活化时 的源极/漏极区域的结晶恢复，减小源极/漏极区域的方块电阻，减小源极/漏极区域与配 线之间的接触电阻，因此，可以减小半导体装置的导通电阻，抑制导通电流降低所造成的I。n 不良。另外，可以减小源极/漏极区域与配线之间的接触电阻，由此可以抑制接触不良的发 生。
此外，在本说明书中，源极/漏极区域是发挥TFT的源极和/或漏极的功能的区 域。即，上述薄膜晶体管(结晶性半导体层)通常具有隔着沟道区域相对配置的2个源极 /漏极区域，在一方源极/漏极区域发挥源极的功能的情况下，另一方源极/漏极区域发挥 漏极的功能。另外，低浓度杂质区域与除了沟道区域侧以外的区域的源极/漏极区域相邻 配置，因此，与LDD区域可以通过被配置的区域进行区别。作为本发明的半导体装置的结构，只要将这种构成要素作为必须要素而形成即 可，可以包括也可以不包括其它的构成要素，没有特别限定。下面详细地说明本发明的半导体装置的优选方式。此外，也可以适当地组合使用 下面示出的方式。上述低浓度杂质区域是不进行与源极/漏极区域相同程度的高剂量杂质的离子 注入的区域，也可以添加低剂量的杂质，也可以是不添加杂质的离子非注入区域。更具体地 说，优选上述低浓度杂质区域是杂质浓度为源极/漏极区域的杂质浓度的50%以下(更优 选10%以下)的区域。由此，可以提高低浓度杂质区域的结晶性，可以提高促进将低浓度杂 质区域作为起点的源极/漏极区域的结晶恢复的效果。此外，有时当低浓度杂质区域的杂 质浓度超过50%时，不能充分地发挥将低浓度杂质区域作为结晶恢复的起点的效果。上述低浓度杂质区域如果可能，也可以配置在源极/漏极区域的上下方向(膜厚 方向)上，但是优选配置在与上述源极/漏极区域同一面上。由此，通过使用光致抗蚀剂等 可以容易地形成低浓度杂质区域。上述接触部的一部分也可以与上述低浓度杂质区域重叠。由此，相对于接触部可 以可靠地配置与低浓度杂质区域相邻且发生了结晶恢复的源极/漏极区域，因此，可以更 可靠地减小接触电阻，可以更可靠地抑制接触不良和I。n不良。上述低浓度杂质区域也可以配置成当俯视上述基板时，沿着除了上述沟道区域侧 以外的上述接触部的外围配置。由此，可以有效地促进接触部周边的源极/漏极区域的结 晶恢复，因此，可以进一步减小接触电阻，进一步抑制接触不良和I。n不良。从相同的观点出 发，低浓度杂质区域也可以配置成当俯视基板时具有凹陷的形状(例如凹形)，凹陷部分也 可以沿着接触部的外围配置。上述低浓度杂质区域也可以配置成当俯视上述基板时，沿着上述接触部与上述沟 道区域之间的电流路径配置。由此，可以促进接触部与沟道区域之间的电流路径周边的源 极/漏极区域的结晶恢复，因此，降低成为接触部与沟道区域之间的电流路径的源极/漏极 区域的方块电阻，进一步减小半导体装置的导通电阻，从而可以进一步抑制I。n不良。此外， 上述薄膜晶体管通常具有隔着沟道区域相对配置的2个接触部，电流(导通电流)流经该 2个接触部之间。即，在2个接触部之间形成电流路径。因此，从与上述方式一样的观点出 发，也可以是，上述结晶性半导体层具有隔着沟道区域相对配置的至少2个接触部，上述低 浓度杂质区域添加配置于当俯视基板时，隔着沟道区域相对的接触部所夹着的区域。上述低浓度杂质区域也可以配置成当俯视上述基板时，沿着上述接触部与上述沟 道区域之间的电流路径配置，并且配置成沿着除了上述沟道区域侧以外的上述接触部的外 围配置。由此，可以促进接触部与沟道区域之间的电流路径周边的源极/漏极区域的结晶 恢复，因此，可以减小成为接触部与沟道区域之间的电流路径的源极/漏极区域的方块电 阻，另外，可以有效地促进接触部周边的源极/漏极区域的结晶恢复，因此可以进一步减小接触电阻。从上面的内容来看，可以进一步减小半导体装置的导通电阻，可以进一步抑制I。n 不良。另外，通过进一步减小接触电阻，可以进一步抑制接触不良。与上述情况一样，也可 以是，上述结晶性半导体层具有隔着沟道区域相对配置的至少2个接触部，上述低浓度杂 质区域添加配置于当俯视基板时，隔着沟道区域相对的接触部所夹着的区域，并且配置成 沿着除了沟道区域侧以外的接触部的外围。上述半导体装置也可以在与低浓度杂质区域重叠的区域的栅极绝缘膜上具有抗 蚀剂。这样，也可以是，上述薄膜晶体管包含栅极绝缘膜，上述半导体装置在与上述低浓度 杂质区域重叠的区域的上述栅极绝缘膜上具有抗蚀剂。由此，在被抗蚀剂掩盖的区域的结 晶性半导体层中，可以容易地形成低浓度杂质区域。另外，可以确定被抗蚀剂掩盖的区域， 因此，可以容易地对低浓度杂质区域的形状、对准精度等进行检查、解析。上述抗蚀剂也可以是在制造工序中除去了抗蚀剂后所残留的抗蚀剂的残留物，即 抗蚀剂残渣。此外，通常通过适当地选择抗蚀剂的材质、除去方法等可以控制抗蚀剂残留的 程度(例如，抗蚀剂残渣的膜厚)。也可以是，与上述低浓度杂质区域重叠的区域的栅极绝缘膜是和与源极/漏极区 域重叠的区域的栅极绝缘膜连在一起的，并且和与源极/漏极区域重叠的区域的栅极绝缘 膜相比，膜厚和膜质中的至少一方不同。这样，也可以是，上述薄膜晶体管包含栅极绝缘膜， 在上述栅极绝缘膜中，与上述低浓度杂质区域重叠的区域是和与上述源极/漏极区域重叠 的区域连在一起的，并且在与上述低浓度杂质区域重叠的区域和与源极/漏极区域重叠的 区域中，膜厚和膜质的至少一方不同。由此，可以利用连在一起的栅极绝缘膜所具有的膜厚 差和膜质差的至少一方来调整在结晶性半导体层中所添加的杂质的浓度。因此，在与具有 膜厚差和膜质差的至少一方的区域的栅极绝缘膜重叠的区域的结晶性半导体层中，可以容 易地形成低浓度杂质区域。作为在膜质不同的情况下的例子，可以举出如下方式(例如，结 构缺陷的量较少的方式)与低浓度杂质区域重叠的区域的栅极绝缘膜是比与源极/漏极 区域重叠的区域的栅极绝缘膜密的膜。在每一区域中，使温度、气体流量、施加电压等成膜 条件不同，由此可以形成这种方式。与上述低浓度杂质区域重叠的区域的栅极绝缘膜也可以层叠多个绝缘膜。这样， 也可以是，上述薄膜晶体管包含栅极绝缘膜，与上述低浓度杂质区域重叠的区域的上述栅 极绝缘膜包含被层叠的多个绝缘膜。由此，栅极绝缘膜成为容易具有膜厚差的结构，利用栅 极绝缘膜的膜厚差，可以容易地调整在结晶性半导体层中所添加的杂质的浓度。因此，在与 栅极绝缘膜的膜厚较厚的区域(层叠有多个绝缘膜的区域)重叠的区域的结晶性半导体层 中，可以容易地形成低浓度杂质区域。另外，本发明是本发明的半导体装置的制造方法，上述制造方法是包括如下工序 的半导体装置的制造方法在与上述结晶性半导体层的形成上述低浓度杂质区域的区域重 叠的区域的栅极绝缘膜上，图案化抗蚀剂的工序；和将上述抗蚀剂作为掩模，经过上述栅极 绝缘膜在上述结晶性半导体层中添加杂质的工序。由此，与利用栅极绝缘膜的膜厚差的方 式相比，可以不增加工序数，而在被抗蚀剂掩盖的区域的结晶性半导体层中容易地形成低 浓度杂质区域。并且，本发明是本发明的半导体装置的制造方法，上述制造方法是包括如下工序 的半导体装置的制造方法在上述结晶性半导体层的形成上述低浓度杂质区域的区域上，图案化第一栅极绝缘膜的工序；覆盖上述结晶性半导体层和上述第一栅极绝缘膜而形成第 二栅极绝缘膜的工序；以及经过上述第一栅极绝缘膜和上述第二栅极绝缘膜在上述结晶性 半导体层中添加杂质的工序。由此，可以容易地形成具有膜厚差结构的栅极绝缘膜，因此， 利用栅极绝缘膜的膜厚差，可以容易地调整在结晶性半导体层中所添加的杂质的浓度。因 此，在与栅极绝缘膜的膜厚较厚区域(层叠第一栅极绝缘膜和第二栅极绝缘膜的区域)重 叠的区域的结晶性半导体层中，可以容易地形成低浓度杂质区域。此外，本发明的半导体装置的制造方法只要分别包括上述工序作为必须工序即 可，可以包括也可以不包括其它的工序，没有特别限定。另外，作为在结晶性半导体层中添加杂质的方法，可以使用离子注入法、离子掺杂 法等，但是从易于控制杂质的添加量、所添加的杂质的深度分布这一观点出发，优选使用离 子注入法。另外，本发明还是一种显示装置，其具备本发明的半导体装置或者根据本发明的 半导体装置的制造方法所制造的半导体装置。由此，可以将能够抑制I。n不良的半导体装置 用于显示装置，因此，可以实现合格率、可靠性较高、可低功耗化的显示装置。发明效果根据本发明的半导体装置和显示装置，可以提供能够抑制导通电流降低所造成的 I。n不良的半导体装置、其制造方法以及显示装置。


图1是示出实施方式1的半导体装置所具备的TFT的源极/漏极区域附近的截面 示意图，(a)是离子注入高剂量的杂质时的状态，(b)是活化时的状态。图2是示出实施方式1的半导体装置所具备的TFT的源极/漏极区域附近的俯视 示意图。图3是示出实施方式1的其它的半导体装置所具备的TFT的源极 的俯视示意图。图4是示出实施方式1的其它的半导体装置所具备的TFT的源极 的俯视示意图。图5是示出实施方式1的其它的半导体装置所具备的TFT的源极 的俯视示意图。图6是示出实施方式1的其它的半导体装置所具备的TFT的源极 的俯视示意图。图7是示出实施方式1的其它的半导体装置所具备的TFT的源极 的俯视示意图。图8是示出以往的半导体装置所具备的TFT的源极/漏极区域附近的截面示意 图，(a)是离子注入高剂量的杂质时的状态，(b)是活化时的状态。图9的(a)是活化前的多晶硅的光学显微镜观察的情况，(b)是示出活化前的多 晶硅的拉曼谱的坐标图。图10的(a)是活化后的多晶硅的光学显微镜观察的情况，(b)是示出活化后的多 晶硅的拉曼谱的坐标图。
/漏极区域附近 /漏极区域附近 /漏极区域附近 /漏极区域附近 /漏极区域附近
图11的(a)是非晶硅的光学显微镜观察的情况，(b)是示出非晶硅的拉曼谱的坐 标图。图12是示出实施方式1的其它的半导体装置所具备的TFT的源极/漏极区域附 近的俯视示意图。图13是示出实施方式1的其它的半导体装置所具备的TFT的源极/漏极区域附 近的示意图，(a)是俯视图，(b)是(a)中的Xl-Yl线的截面图。图14是实施例1的半导体装置所具备的TFT的俯视示意图。图15是示出实施例1的半导体装置所具备的TFT的Vg-Id特性的坐标图，(a)是 标准条件的情况，(b)是过剩注入条件1的情况，(c)是过剩注入条件2的情况。图16是比较例1的半导体装置所具备的TFT的俯视示意图。图17是示出比较例1的半导体装置所具备的TFT的Vg-Id特性的坐标图，(a)是 标准条件的情况，(b)是过剩注入条件1的情况，(c)是过剩注入条件2的情况。图18是示出用其它条件离子注入有高剂量的杂质的实施方式1的半导体装置所 具备的TFT的源极/漏极区域附近的截面示意图。附图标记说明1 基板；2 结晶性半导体层；3 栅极绝缘膜；3a 第一栅极绝缘膜；3b 第二栅极 绝缘膜；4 栅极电极；5 沟道区域；6 源极/漏极区域；7、17 低浓度杂质区域(离子非注 入区域)；8:光致抗蚀剂(抗蚀剂)；9:杂质；10:配线；11:接触部；12:深度分布；13:光 致抗蚀剂开口部(注入区域)；20 多晶硅；21 离子注入区域；22 =LDD区域；23 非晶硅； IOOaUOOb =TFT0
具体实施例方式下面举出实施方式并参照附图更详细地说明本发明，但是本发明不限于这些实施 方式。(实施方式1)参照

实施方式1的半导体装置的结构。图1是示出实施方式1的半导体 装置所具备的TFT的源极/漏极区域附近的截面示意图，(a)是离子注入高剂量的杂质时 的状态，(b)是活化时的状态。图1的(a)和(b)中的源极/漏极区域6的颜色浓淡示出 了结晶性的不同，颜色越浓的区域结晶破坏越严重，结晶性越低。此外，与图8示出的以往 的半导体装置一样地，在图1示出的实施方式1的半导体装置中，示出了如下情况设定条 件，使得离子注入有的杂质的深度分布的峰值存在于栅极绝缘膜中，而进行高剂量的杂质 的离子注入。另外，图2是示出实施方式1的半导体装置所具备的TFT的源极/漏极区域 附近的俯视示意图。如图1的(a)所示，本实施方式的半导体装置在基板1上具备TFT，所 述TFT的结构是从基板1侧按照顺序层叠结晶性半导体层2、栅极绝缘膜3以及栅极电极4， 所述结晶性半导体层2具有沟道区域5、源极/漏极区域6以及低浓度杂质区域7。另外， 本发明的半导体装置如图1的(b)所示，具备通过接触孔被连接到源极/漏极区域6的配 线10(在图1的(b)中用虚线包围的区域)。沟道区域5、源极/漏极区域6以及低浓度杂 质区域7从相同的半导体层形成，被相邻地配置在相同的平面内。下面，说明本实施方式的半导体装置的制造工序。首先，在基板1的一方主面上，
10形成膜厚为20 200nm(优选30 70nm)的岛状结晶性半导体层2。更具体地说，结晶性半 导体层2通过以下工序形成通过溅射法、LPCVD (Low Pressure CVD ；低压化学气相沉积) 法或者等离子CVD(Chemical Vapor D印osition ；化学气相沉积)法使具有非晶质结构的 非晶质半导体膜成膜后，通过光刻工序将用激光进行结晶化而得到的晶质半导体膜图案化 为所希望的形状。结晶性半导体层2的材料没有特别限定，但是优选是硅。即，优选结晶性 半导体层2是多晶硅。此外，作为结晶性半导体层2的结晶化工序，也可以在非晶质半导体膜上涂布镍 (Ni)等催化剂金属后，进行实施热处理的固相生长工序。由此，作为结晶性半导体层2，可 以形成连续晶界结晶硅膜(CG硅膜)。此外，作为基板1的材质，没有特别限定，可以举出玻璃基板、石英基板、硅基板、 在金属板或者不锈钢板的表面形成有绝缘膜的基板、具有可耐受处理温度的耐热性的塑料 基板等，其中，优选用于液晶显示装置等的显示装置的玻璃基板。另外，也可以在基板1与结晶性半导体层2之间形成基底层。作为基底层，可以使 用包含硅的绝缘膜(例如Si02、SiN、SiN0)等。另外，基底层，除了绝缘膜的单层结构以外， 也可以具有使绝缘膜层叠2层以上的结构。然后，形成膜厚为20 200nm(优选30 120nm)的栅极绝缘膜3。作为栅极绝缘 缘膜3，可以适当地使用包含通过等离子CVD法或者溅射法所形成的硅的绝缘膜(例如SiO2 膜、SiN膜、SiNO膜)。另外，栅极绝缘膜3，除了单层结构以外，也可以是层叠了 2层以上的 绝缘膜的结构，所述绝缘膜由多种绝缘材料构成。此外，在此，为了控制TFT的阈值电压，也可以在结晶性半导体层2中离子注入低 剂量的硼⑶等杂质。然后，形成膜厚为50 600nm (优选100 500nm)的栅极电极4。更具体地说，通 过溅射法形成导电膜后，通过光刻工序将导电膜图案化为所希望的形状，由此形成栅极电 极4。作为栅极电极4的材料，优选钽(Ta)、钨(W)、钛(Ti)、钼(Mo)等高熔点金属或者以 这些高熔点金属为主要成分的合金材料或者化合物材料等。另外，作为以高熔点金属为主 要成分的化合物，优选氮化物。此外，栅极电极4也可以是使用这些材料而形成的导电膜被 层叠的结构。然后，如图1的(a)和(b)所示，在与形成有低浓度杂质区域7的区域重叠的区域 的栅极绝缘膜3上，图案化光致抗蚀剂(抗蚀剂)8后，以光致抗蚀剂8为掩模经过栅极绝缘 膜3对结晶性半导体层2离子注入高剂量的杂质9，其后，将其活化，从而在结晶性半导体层 2中形成源极/漏极区域6和低浓度杂质区域7。更具体地说，首先，通过10 IOOkeV (优选 20 80keV)这一较低的加速电压，离子注入剂量为5 X IO14 1 X IO16CnT2 (优选5 X IO14 5 X IO15Cm-2)的磷(P)、硼(B)等作为杂质9。在用这种条件进行离子注入的情况下，离子注 入的杂质9的深度分布12的峰值存在于从栅极绝缘膜3内到源极/漏极区域6的栅极绝 缘膜3侧的区域。此时，在源极/漏极区域6的与栅极绝缘膜3相邻的区域中，结晶破坏最 严重，结晶性变得较低。另一方面，在源极/漏极区域6的与基板1相邻的区域中，结晶破 坏较少，结晶性变得较高。此外，也可以改变离子注入的条件，离子注入的杂质的深度分布12的峰值存在于 上述以外的区域。图18是示出用其它条件离子注入有高剂量的杂质的实施方式1的半导体装置所具备的TFT的源极/漏极区域附近的截面示意图。此外，在图18中，对在说明中 未使用的部件省略标注附图标记。在无需降低源极/漏极区域6的方块电阻的情况下，将结晶破坏较少，活化时的源 极/漏极区域6的结晶恢复不足难以发生的轻离子(硼(B)等)作为杂质9使用，变得有 利于提高源极/漏极区域6中的杂质浓度的情况下，如图18所示，也可以用离子注入的杂 质9的深度分布12的峰值存在于从源极/漏极区域6内到基板1内这样的条件来进行离 子注入。对此，从进一步减小源极/漏极区域6的方块电阻，更有效地避免活化时的源极/ 漏极区域6的结晶恢复不足这一观点出发，如上所述，优选在源极/漏极区域6的上层侧设 定离子注入的杂质9的深度分布12的峰值。然后，以350 720°C (优选400 700°C )加热4 240分钟，进行在结晶性半 导体层2中所注入的杂质9的活化和结晶性半导体层2的结晶恢复，由此在结晶性半导体 层2中形成源极/漏极区域6和低浓度杂质区域7。此外，优选光致抗蚀剂8在离子注入后 除去，在与低浓度杂质区域7重叠的区域的栅极绝缘膜3上，也可以存在光致抗蚀剂8的残 渣(抗蚀剂残渣)。在与低浓度杂质区域7重叠的区域的栅极绝缘膜3上设定了抗蚀剂残 渣的情况下，可以确定被光致抗蚀剂8掩盖的区域的结晶性半导体层2，因此，可以容易地 对低浓度杂质区域7的形状、对准精度等进行检查、解析。另外，被光致抗蚀剂8掩盖的区 域的结晶性半导体层2不进行上述杂质9的离子注入，因此，利用光致抗蚀剂8而形成的低 浓度杂质区域7，当不离子注入用于控制TFT的阈值电压的低剂量的杂质时，成为离子非注 入区域。其后，经过层间绝缘膜和配线10的形成工序，可以制造本实施方式的半导体装 置。此外，作为层间绝缘膜的材料，可以适当地使用包含通过等离子CVD法或者溅射法所形 成的硅的绝缘膜(例如SiO2膜、SiN膜、SiNO膜)。另外，作为配线10的材料，优选铝(Al)、 铜(Cu)、银(Ag)等低电阻金属，或者以这些低电阻金属为主要成分的合金材料或者化合物 材料等。如上所述，在以往的半导体装置中，如图8的(b)所示，将结晶破坏较少的源极/ 漏极区域6的基板1侧作为主要起点进行结晶恢复。另一方面，在本实施方式的半导体装 置中，作为结晶恢复的起点而追加低浓度杂质区域7，由此如图1的(b)所示，活化时的源极 /漏极区域6的结晶恢复不仅从基板1侧还从低浓度杂质区域7侧进行，因此，可以促进源 极/漏极区域6的结晶恢复。特别是在源极/漏极区域6的与低浓度杂质区域7相邻的区 域，即，本实施方式的半导体装置中，在结晶性半导体层2和配线10接触的接触部11周边 的源极/漏极区域6中，会从基板1侧和低浓度杂质区域7侧这两个方向进行结晶恢复，可 以较大地改善结晶性。由此，可以减小源极/漏极区域6的方块电阻，可以减小结晶性半导 体层2和配线10的接触电阻，因此，可以抑制接触不良的发生。另外，减小源极/漏极区域 6的方块电阻和接触电阻，由此可以减小半导体装置的导通电阻，可以抑制导通电流降低所 造成的I。n不良。另外，在本实施方式的半导体装置中，如图1的(b)和图2所示，接触部11的一部 分配置成与低浓度杂质区域7重叠。由此，可以相对于接触部11可靠地配置与低浓度杂质 区域7相邻且发生了结晶恢复的源极/漏极区域6，因此，可以更可靠地减小接触电阻，可以
12更可靠地抑制接触不良和I。n不良。此外，在将接触部11的一部分与低浓度杂质区域7重 叠的情况下，低浓度杂质区域7只要与接触部11的10 80%程度的区域重叠即可。下面，说明本实施方式的变形例。低浓度杂质区域7也可以利用栅极绝缘膜3的膜厚差而形成。图13是示出实施 方式1的其它的半导体装置所具备的TFT的源极/漏极区域附近的示意图，(a)是俯视图， (b)是(a)中的Xl-Yl线的截面图。如图13的(a)和(b)所示，栅极绝缘膜3也可以是如下结构在低浓度杂质区域 7上第一栅极绝缘膜3a和第二栅极绝缘膜3b这两层绝缘膜被层叠，在源极/漏极区域6上 仅由第二栅极绝缘膜3b形成。即，栅极绝缘膜3也可以是具有膜厚差的结构。下面，说明 具有膜厚差的栅极绝缘膜3、源极/漏极区域6以及低浓度杂质区域7的形成方法。首先，形成膜厚为20 200nm(优选20 80nm，例如50歷)的绝缘膜即第一栅极 绝缘膜3a，使其覆盖结晶性半导体层2。然后，在形成有低浓度杂质区域7的区域的第一栅 极绝缘膜3a上图案化光致抗蚀剂而以其掩盖后，通过使用了氟化氢(HF)的湿蚀刻等，除去 第一栅极绝缘膜3a的未被掩盖的区域，在包含接触部11的区域中形成第一栅极绝缘膜3a 的开口部(结晶性半导体层2露出的区域)。然后，除去光致抗蚀剂后，形成膜厚为20 200nm (优选20 80nm，例如30歷)的
第二栅极绝缘膜3b，使其覆盖结晶性半导体层2和第一栅极绝缘膜3a。由此，栅极绝缘膜 3成为如下结构在第一栅极绝缘膜3a的开口部，仅由第二栅极绝缘膜3b形成，另一方面， 在第一栅极绝缘膜3a的开口部以外的区域，S卩，形成有低浓度杂质区域7的区域中，层叠有 第一栅极绝缘膜3a和第二栅极绝缘膜3b。栅极绝缘膜3具有膜厚差，由此在经过栅极绝缘膜3在结晶性半导体层2中离子 注入有高剂量的杂质的情况下，在栅极绝缘膜3的膜厚不同的区域中被分别离子注入到结 晶性半导体层2的杂质的浓度不同，离子注入的杂质的深度分布12的峰值存在于不同的位 置，因此，可以在结晶性半导体层2中形成源极/漏极区域6和低浓度杂质区域7。更具体 地说，如图13的(b)所示，在与层叠有第一栅极绝缘膜3a和第二栅极绝缘膜3b的栅极绝缘 膜3的膜厚较厚区域重叠的结晶性半导体层2的区域中，离子注入的杂质的量较少，因此， 形成低浓度杂质区域7。另一方面，在与仅由第一栅极绝缘膜3a所形成的栅极绝缘膜3的 膜厚较薄的区域重叠的结晶性半导体层2的区域中，离子注入的杂质的量较多，因此，形成 活化处理后源极/漏极区域6。这样，第一栅极绝缘膜3a只要配置在至少除了形成有源极 /漏极区域6的区域、至少包含形成低浓度杂质区域7的区域的结晶性半导体层2上即可。在图13示出的方式中，利用通过层叠栅极绝缘膜而设置的膜厚差来形成低浓度 杂质区域，但是也可以在连在一起的栅极绝缘膜中设置膜厚差，利用该膜厚差来形成低浓 度杂质区域。作为这样在连在一起的栅极绝缘膜中设置膜厚差的方法，可以利用例如形成 LOCOS (Local Oxidation Of Silicon ；局部氧化硅)氧化膜的方法。另外，也可以在连在一起的栅极绝缘膜中设置膜质差，利用该膜质差来形成低浓 度杂质区域。作为在连在一起的栅极绝缘膜中设置膜质差的方法，可以举出如下方法例如 在与形成有低浓度杂质区域的区域重叠的区域的栅极绝缘膜上有选择地形成光致抗蚀剂 后，将光致抗蚀剂作为掩模，在栅极绝缘膜中离子注入硅(Si)离子、氩(Ar)离子等杂质。并且，低浓度杂质区域也可以利用栅极绝缘膜的膜厚差和膜质差两者来形成。由此，可以进一步减少在形成有低浓度杂质的区域的结晶性半导体层中离子注入的杂质的 量，因此，低浓度杂质区域的结晶破坏变得更少，可以进一步提高促进源极/漏极区域的结 晶恢复的效果。图3是示出实施方式1的其它的半导体装置所具备的TFT的源极/漏极区域附近 的俯视示意图。如图3所示，低浓度杂质区域7也可以配置成当俯视基板时，沿着除了沟道 区域侧(图3的栅极电极4侧)以外的接触部11的外周。由此，可以有效地促进接触部11 周边的源极/漏极区域6的结晶恢复，因此，可以进一步减小接触电阻，进一步抑制接触不 良和I。n不良。这样，低浓度杂质区域7也可以是俯视时具有凹陷的形状(例如凹形)，凹 陷部分也可以沿着接触部11的外围配置。图4是示出实施方式1的其它的半导体装置所具备的TFT的源极/漏极区域附近 的俯视示意图。低浓度杂质区域7也可以与除了接触部11与沟道区域(与图4的栅极电 极4重叠的区域)之间以外的源极/漏极区域6相邻配置，并且，俯视基板时，沿着接触部 11与沟道区域之间的电流路径，即，沿着源极/漏极区域6配置。由此，可以促进接触部11 周边的源极/漏极区域6的结晶恢复，并且促进接触部11与沟道区域之间的电流路径周边 的源极/漏极区域6的结晶恢复。因此，可以减小成为接触部11与沟道区域之间的电流路 径的源极/漏极区域6的方块电阻，可以进一步减小本实施方式的半导体装置的导通电阻， 因此，可以进一步抑制I。n不良。这样，低浓度杂质区域7也可以添加配置于当俯视基板时， 沿着隔着沟道区域相对的接触部11所夹着的区域。此外，在图4中，低浓度杂质区域7配 置成当俯视基板时，沿着接触部11的外围的一部分配置，但是不限于此，也可以配置成接 触部11的一部分与低浓度杂质区域7重叠。图5是示出实施方式1的其它的半导体装置所具备的TFT的源极/漏极区域附近 的俯视示意图。如图5所示，低浓度杂质区域7也可以配置成当俯视基板时，沿着接触部11 与沟道区域(与图5的栅极电极4重叠的区域)之间的电流路径，并且沿着除了沟道区域 侧以外的接触部11的外围配置。由此，可以促进接触部11与沟道区域之间的电流路径周 边的源极/漏极区域6的结晶恢复，因此，可以减小成为接触部11与沟道区域之间的电流 路径的源极/漏极区域6的方块电阻。另外，可以有效地促进接触部11周边的源极/漏极 区域6的结晶恢复，因此，可以进一步减小接触电阻。从上面的内容来看，可以进一步减小 半导体装置的导通电阻，可以进一步抑制I。n不良。另外，通过进一步减小接触电阻可以进 一步抑制接触不良。这样，低浓度杂质区域7也可以添加配置于当俯视基板时，沿着隔着沟 道区域相对的接触部11所夹着的区域，并且沿着除了沟道区域侧以外的接触部11的外围 配置。图6是示出实施方式1的其它的半导体装置所具备的TFT的源极/漏极区域附近 的俯视示意图。如图6所示，低浓度杂质区域7也可以配置成当俯视基板时，与除了沟道区 域侧(图6的栅极电极4侧)以外的接触部11的外围重叠。由此，当形成用于连接配线10 的接触孔时，即使发生对准偏差，也可以在接触部11中更可靠地配置结晶恢复后的源极/ 漏极区域6。因此，即使在使用对准精度较低的制造装置的情况下，也可以更可靠地减小接 触电阻，更可靠地抑制接触不良和I。n不良。此外，在图6中除了沟道区域侧以外的接触部 11的外围全部配置成与低浓度杂质区域7重叠，但是不限于此，也可以将除了沟道区域侧 以外的接触部11的外围的一部分配置成与低浓度杂质区域7重叠。
图7是示出实施方式1的其它的半导体装置所具备的TFT的源极/漏极区域附近 的俯视示意图。本发明的半导体装置也可以如图7所示，接触部11的一部分配置成与低浓 度杂质区域7重叠，并且当俯视基板时，LDD区域22形成在源极/漏极区域6与沟道区域 (与图7的栅极电极4重叠的区域)之间。由此，在具有LDD区域22的TFT中，也可以将与 低浓度杂质区域7相邻的源极/漏极区域6可靠地配置在接触部11，因此，可以更可靠地减 小接触电阻，更可靠地抑制接触不良和I。n不良。图12是示出实施方式1的其它的半导体装置所具备的TFT的源极/漏极区域附 近的俯视示意图。本发明的半导体装置也可以如图12所示，当俯视基板时，LDD区域22形 成在源极/漏极区域6与沟道区域(与图12的栅极电极4重叠的区域)之间，并且低浓度 杂质区域7配置成沿着接触部11与沟道区域之间的电流路径，即，沿着源极/漏极区域6。 由此，在具有LDD区域22的TFT中，也可以促进接触部11周边的源极/漏极区域6的结晶 恢复，并且促进接触部11与沟道区域之间的电流路径周边的源极/漏极区域6的结晶恢 复。因此，可以减小成为接触部11与沟道区域之间的电流路径的源极/漏极区域6的方块 电阻，可以进一步减小本实施方式的半导体装置的导通电阻，因此，可以进一步抑制1。 不 良。这样，本发明的半导体装置也可以是，当俯视基板时，LDD区域22形成在源极/漏极区 域6与沟道区域之间，并且低浓度杂质区域7添加配置于沿着隔着沟道区域相对的接触部 11所夹着的区域。此外，具备LDD区域的方式不限于图7和图12示出的方式，例如，图3、5以及6示 出的方式也可以具备LDD区域。另外，低浓度杂质区域的杂质浓度也可以是与LDD区域的 杂质浓度相同的程度，也可以不同。根据上述实施方式1，可以减小半导体装置的导通电阻，可以抑制导通电流降低所 造成的I。n不良。此外，也可以适当地组合在实施方式中所说明的各种方式。下面举出实施例并参照附图更详细地说明本发明，但是本发明不限于这些实施 例。(实施例1)图14是实施例1的半导体装置所具备的TFT的俯视示意图。下面，说明实施例1 的半导体装置所具备的TFT的制造方法。首先，在作为基板的玻璃基板上将非晶硅膜通过LPCVD法成膜。然后，将玻璃基板 上的非晶硅膜通过激光进行结晶化，进行图案化，由此形成作为结晶性半导体层的膜厚为 50nm的多晶硅膜。然后，使用等离子CVD法形成作为栅极绝缘膜的膜厚为30nm的SiO2膜。 然后，形成栅极电极4后，形成发挥离子注入时的掩模的功能的光致抗蚀剂。图案化光致抗 蚀剂，使得形成有结晶性半导体层的源极/漏极区域6的区域被包含在光致抗蚀剂的开口 部(注入区域)13中，并且形成有低浓度杂质区域7的区域被掩盖。然后，将光致抗蚀剂 作为掩模，经过SiO2膜对多晶硅膜离子注入高剂量的杂质。离子注入高剂量杂质的条件是 使用磷⑵作为杂质，按照标准条件(加速电压为20keV，杂质离子的剂量为8X1014cnT2)、 过剩注入条件1 (用标准条件进行离子注入后，用加速电压为30keV，杂质离子的剂量为 1.6 X IO1W2的条件追加进行离子注入)以及过剩注入条件2 (用标准条件进行离子注入 后，用加速电压为45keV，杂质离子的剂量为1. 6 X IO15CnT2的条件追加进行离子注入)这三 种条件进行，所述过剩注入条件1是源极/漏极区域6的杂质浓度为标准条件的约4倍，所述过剩注入条件2是源极/漏极区域6的杂质浓度为标准条件的约6倍。由此，在多晶硅膜 的被光致抗蚀剂掩盖的区域中形成低浓度杂质区域7。然后，用550°C加热240分钟，进行在 多晶硅膜中被注入的杂质的活化和多晶硅膜的结晶恢复，由此，形成源极/漏极区域6。低 浓度杂质区域7配置成低浓度杂质区域7与接触部11的一部分重叠，并且当俯视基板时， 沿着接触部11与沟道区域(与图14的栅极电极4重叠的区域)之间的电流路径，S卩，沿着 源极/漏极区域6。通过上面的工序，制作TFTlOOa。对这样制作的实施例1的半导体装置所具备的TFTlOOa的Vg(栅极电压)_Id(漏 极电流)特性进行评价。图15是示出实施例1的半导体装置所具备的TFT的Vg-Id特性的 坐标图，(a)是标准条件的情况，(b)是过剩注入条件1的情况，(c)是过剩注入条件2的情 况。在图15中，示出漏极电流值的纵轴刻度E代表10的幂次方，例如，1E-03对应1X10_3。TFTlOOa的Vg-Id特性示出如下行为如图15的(a) (c)所示，即使过剩地离 子注入杂质，提高源极/漏极区域6的杂质浓度，饱和区域和线形区域的导通电流也不会大 幅度降低，偏差较少。由此可知在具有低浓度杂质区域7的TFTlOOa中，可以充分地进行 源极/漏极区域6的结晶恢复。(比较例1)图16是比较例1的半导体装置所具备的TFT的俯视示意图。下面，说明比较例1 的半导体装置所具备的TFT的制造方法。在比较例1的半导体装置所具备的TFTlOOb中，不形成光致抗蚀剂，进行高剂量的 离子注入，使得整个结晶性半导体层被包含在注入区域13中，将被栅极电极4掩盖的区域 以外的结晶性半导体层(包含成为接触部11的区域)作为源极/漏极区域6。即，TFTlOOb 采用了不具有低浓度杂质区域的结构。除此以外的工序使用了与实施例1的TFTlOOa相同 的制造方法来制作TFTlOOb。对这样制作的TFTlOOb的Vg-Id特性进行评价。图17是示出比较例1的半导体 装置所具备的TFT的Vg-Id特性的坐标图，(a)是标准条件的情况，(b)是过剩注入条件1 的情况，(c)是过剩注入条件2的情况。在图17中，示出漏极电流值的纵轴刻度E代表10 的幂次方，例如，1E-03对应IX 1(Γ3。TFTlOOb的Vg-Id特性如图17的(a) (C)所示，在标准条件下，示出与TFTlOOa 相比，偏差大的行为，并且，随着使离子注入的条件向过剩发展，饱和区域和线形区域的行 为的偏差变大，并且在较低的Vg下导通电流达到顶点。可以考虑其原因是在不具有低浓 度杂质区域的TFT中，在结晶性半导体层中过剩地进行杂质的离子注入的情况下，源极/漏 极区域的结晶恢复变得不充分，源极/漏极区域的方块电阻、源极/漏极区域与配线之间的 接触电阻增加，使得导通电阻增加。上面根据实施例1，可以证实通过低浓度杂质区域7来促进源极/漏极区域6的 结晶恢复的效果，对于提高半导体装置所具备的TFT的特性是有效的。另外，如实施例1所 示，低浓度杂质区域7与接触部11的一部分重叠，且沿着接触部11与沟道区域之间的电流 路径，即，沿着源极/漏极区域6来配置低浓度杂质区域7，由此可以更有效地提高半导体装 置所具备的TFT的特性。本申请以2008年3月31日所申请的日本专利申请2008-92871号为基础，主张根 据巴黎公约乃至进入的国家的法规的优先权。该申请的内容其整体作为参照被编写在本申
16请中。
权利要求
一种半导体装置，其在基板上具备薄膜晶体管和配线，所述薄膜晶体管具有包含沟道区域和源极/漏极区域的结晶性半导体层，所述配线被连接到该源极/漏极区域，上述半导体装置的特征在于该结晶性半导体层具有与该源极/漏极区域相比杂质浓度低的低浓度杂质区域和接触该配线的接触部，该低浓度杂质区域与除了该沟道区域侧以外的区域的该源极/漏极区域相邻配置。
2.根据权利要求1所述的半导体装置，其特征在于上述低浓度杂质区域配置在与上述源极/漏极区域同一面。
3.根据权利要求2所述的半导体装置，其特征在于上述接触部的一部分与上述低浓度杂质区域重叠。
4.根据权利要求2或者3所述的半导体装置，其特征在于上述低浓度杂质区域配置成当俯视上述基板时，沿着除了上述沟道区域侧以外的上述 接触部的外围配置。
5.根据权利要求2 4中的任一项所述半导体装置，其特征在于上述低浓度杂质区域配置成当俯视上述基板时，沿着上述接触部与上述沟道区域之间 的电流路径配置。
6.根据权利要求2 5中的任一项所述半导体装置，其特征在于上述低浓度杂质区域配置成当俯视上述基板时，沿着上述接触部与上述沟道区域之间 的电流路径配置，并且沿着除了上述沟道区域侧以外的上述接触部的外围配置。
7.根据权利要求2 6中的任一项所述半导体装置，其特征在于上述薄膜晶体管包含栅极绝缘膜，上述半导体装置在与上述低浓度杂质区域重叠的区域的该栅极绝缘膜上具有抗蚀剂。
8.根据权利要求2 6中的任一项所述半导体装置，其特征在于上述薄膜晶体管包含栅极绝缘膜，在该栅极绝缘膜中，与上述低浓度杂质区域重叠的区域和与上述源极/漏极区域重叠 的区域连在一起，并且与上述低浓度杂质区域重叠的区域和与源极/漏极区域重叠的区域 的膜厚和膜质中的至少一方不同。
9.根据权利要求2 6中的任一项所述半导体装置，其特征在于上述薄膜晶体管包含栅极绝缘膜，与上述低浓度杂质区域重叠的区域的该栅极绝缘膜包含被层叠的多个绝缘膜。
10.一种半导体装置的制造方法，是权利要求2 7中的任一项所述的半导体装置的制 造方法，其特征在于该制造方法包括如下工序在与上述结晶性半导体层的形成上述低浓度杂质区域的区域重叠的区域的栅极绝缘 膜上图案化抗蚀剂的工序；和将该抗蚀剂作为掩模，经过该栅极绝缘膜在上述结晶性半导体层中添加杂质的工序。
11.一种半导体装置的制造方法，是权利要求2 6和9中的任一项所述的半导体装置 的制造方法，其特征在于 该制造方法包括如下工序在上述结晶性半导体层的形成上述低浓度杂质区域的区域上图案化第一栅极绝缘膜 的工序；覆盖上述结晶性半导体层和该第一栅极绝缘膜而形成第二栅极绝缘膜的工序；以及 经过该第一栅极绝缘膜和该第二栅极绝缘膜在上述结晶性半导体层中添加杂质的工序。
12.—种显示装置，其特征在于具备权利要求1 9中的任一项所述的半导体装置。
13.—种显示装置，其特征在于具备根据权利要求10或者11所述的半导体装置的制造方法制造的半导体装置。
全文摘要
本发明提供一种半导体装置、其制造方法以及显示装置，所述半导体装置可以抑制导通电流降低所造成的Ion不良。本发明是一种半导体装置，其在基板上具备薄膜晶体管和配线，所述薄膜晶体管具有包含沟道区域和源极/漏极区域的结晶性半导体层，所述配线被连接到上述源极/漏极区域，上述结晶性半导体层具有与上述源极/漏极区域相比杂质浓度低的低浓度杂质区域和接触上述配线的接触部，与除了上述沟道区域侧以外的区域的上述源极/漏极区域相邻而配置上述低浓度杂质区域。
文档编号H01L29/786GK101960607SQ20088012789
公开日2011年1月26日 申请日期2008年10月31日 优先权日2008年3月31日
发明者木村知洋 申请人:夏普株式会社