专利名称：具有凹穴的封装基板结构及其制作方法
技术领域：
本发明关于一种封装基板结构及其制作方法。特定言之，本发明关于一种具有凹 穴的封装基板结构，及其制作方法。
背景技术：
电路板被视为是电子装置的核心元件。为了使电路板达成特定功能，通常需要将 功能性芯片或是集成电路与基板一起封装，而得到封装成品的电路板。目前已知有不同的 封装方式。例如，在称为覆晶(Flip Chip)的封装技术中，芯片会被翻覆过来，让芯片与基 板的接合点透过焊球相互连接。由于运用这种封装技术的产品不但可降低芯片与基板间的电子信号传输距离，因 此适用在高速元件的封装，而且还可以大幅缩小晶粒尺寸，所以十分受欢迎。由于对更廉 价、更小、更快、可携式以及多功能电子消费设备/产品的需求不断增长，高密度封装对覆 晶技术的要求也随之提高。此外，由于电路板中的导电线路也有厚度，为了追求更薄的成品厚度、因应细线路 的需求、突破蚀刻与信赖性的缺点，埋入式细线路结构也逐渐兴起。由于线路图案即埋入基 材中，因此形式上省略掉了导电线路的厚度，有助于再减低封装后成品的厚度。对于多功能元件的需求，传统应用于单一体积电路封装元件的结构下，为达到多 功能元件的整合需求，使用单晶封装结构以庞大的体积叠层架构方式对于日益轻薄短小的 电子产品设计趋势而言，已日感不敷所需。另外，随着集成电路的效能不断提升，向来是高热源元件的集成电路的散热问题 也越来越棘手。如果高热源元件所产生大量的废热不能及时排散，热冲击将会对封装基板 的信赖度造成严重的危害。于是，如何在持续追求“短、小、轻、薄”的潮流中不断开发新的技术，一来试图开发 一种具有效空间利用的封装基板以为因应，二来还能为高热源元件有效地排散废热，提供 实乃本领域的一重要课题。
发明内容
本发明于是提出一种具有凹穴的封装基板结构及其制法，来作为整合高密度集成 电路元件的解决方向。封装基板中可以使用复合材料来达成高密度集成电路元件的散热。本发明首先提出一种具有凹穴的封装基板结构。本发明具有凹穴的封装 基板 结构，包含基板，其具有第一面以及与第一面相对的第二面、通孔以连通第一面与第二面、 位于基板中与第一面侧的凹穴、以及图案化导电层，该图案化导电层位于第一面与第二面 的至少一者上并填入通孔与凹穴中。图案化导电层依序包含第一导电材料层、第二导电材 料层与第三导电材料层。第二导电材料层与第一导电材料层以及第三导电材料层的至少一 者不同。本发明其次提出一种制作封装基板结构的方法。首先，提供一导电层，依序包含第一导电材料层、第二导电材料层与第三导电材料层。其次，图案化第一导电材料层以形成第 一导电材料区并暴露出第二导电材料层。之后，以介电层覆盖第二导电材料层。接着，再以 第一导电材料覆盖介电层与图案化第一导电材料层。继续，形成通孔以打通第一导电材料、 介电层、第二导电材料层与第三导电材料层。然后，以第一导电材料填满通孔并因此电连接 图案化第一导电材料层与第三导电材料层。再来，图案化第一导电材料层、第二导电材 料层与第三导电材料层而暴露出介电层，以形成所需的封装基板结构。
图1至3C例示本发明具有凹穴的封装基板结构的多种具体实施例；图4至15B例示本发明用来制作封装基板结构方法的多种具体实施方式
。主要元件符号说明100、101 封装基板结构110基板
111第一面
112第二面
113通孔
114导电通道
121防焊层
122抗氧化层
130凹穴
131内壁
104图案化导电层
140导电层
140，散热结构
141第一导电材料层
141，第一导电材料区
141，’导电材料
142第二导电材料层
143第三导电材料层
150电子元件
151填料、封装材料
152打线
170第一压合增层
171第一压合绝缘层
172第一压合导电材
172，第一压合导电线岳
173盲孔
180第二压合增层
181第二压合绝缘层
182第二压合导电材料层182’第二压合导电线路层
具体实施例方式本发明提供一种具有凹穴的封装基板结构及其制法。一方面，本发明具有凹穴的 封装基板结构，可以有效地利用封装基板的空间来整合高密度集成电路元件。另一方面， 在本发明具有凹穴的封装基板结构中，可以使用复合材料来达成高密度集成电路元件的散 热，而能有效地将废热排散。本发明首先提供一种具有凹穴的封装基板结构。图1至3例示本发明具有凹穴的 封装基板结构的多种具体实施例。请参阅图1，本发明具有凹穴的封装基板结构100，包含 基板110、通孔113、凹穴130、图案化导电层140、图案化导线层160以及视情况需要的防焊 层121与抗氧化层122。基板110具有第一面111以及相对于第一面111的第二面112。基 板110可以是一种介电材料，例如玻纤预浸材(glass fabric pr印reg)，而图案化导线层 160则可以是一种包含铜材料的埋入式线路。通孔113则位于基板110中，通常包含一导电材料，以连通第一面111与第二面 112。通孔113的大小通常视情况而定。凹穴130亦位于基板110中，通常设至于第一面侧 的方向上或是第二面侧的方向上，并为第一面111与第二面112的至少一者所暴露出。图案化导电层140即位于第一面111与第二面112的至少一者上，并配置于通孔 113与凹穴130中。例如，图案化导电层140填入通孔113中，而电连接第一面111与第二 面112。图案化导电层140可以为一复合材料层，或是一多层导电结构。例如，图案化导电 层140可以包含一第一导电材料层141、一第二导电材料层142与一第三导电材料层143。 换句话说，还可以有其他导电材料层位在第一导电材料层141与第三导电材料层143上。防 焊层121与抗氧化层122则视情况位于图案化导电层140上。第二导电材料层142应该不同于第一导电材料层141以及第三导电材料层143的 至少一者。例如，第一导电材料层141可以为铜或是铝、第二导电材料层142可以为镍或是 铝，而第三导电材料层143可以为铜或是铝。或是，第二导电材料层142既不同于第一导电 材料层141，也不同于第三导电材料层143。另外，第一导电材料层141与第三导电材料层 143可以相同或是不同。图2A与2B例示本发明封装基板结构的凹穴容纳电子元件的具体实施例。请参阅 图2A，在本发明一具体实施例中，若凹穴130作为容纳一电子元件150之用，例如集成电路、 芯片(die)、主动元件、被动元件，则凹穴130的体积可以考虑搭配电子元件150的尺寸或 是稍大一些。如果凹穴130的体积较电子元件150的尺寸稍大一些，电子元件150与凹穴 130之间还可以填入一填料151。或是，填料151密封电子元件150与凹穴130而成为封装 材料。填料可以为一种电绝缘性材料，其包括陶瓷材料、环氧树脂、改质的环氧树脂、聚脂、 丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、聚砜、硅素聚合物、BT树脂、 氰酸聚酯、聚乙烯或前述高分子的组合。在一实施态样中，电子元件150可以经由一打线152与第一面111经由引线键合 (Wire Bonding)或是倒装芯片键合技术(Flip Chip Bonding)电连接，例如位于第一面111 上的图案化第一导电材料层141或是其他导电材料层。在另一实施态样中，电子元件150亦可以经由打线152与凹穴130的内壁131电连接，如图2B所示。图3A、3B与3C例示本发明封装基板结构100的凹穴作为散热片(heatsink)的 一具体实施例。请参阅图3A，在本发明另一具体实施例中，封装基板结构100具有散热结 构140’。电子元件150位于凹穴130中，使得电子元件150所产生的废热即可经由位于第 二面112上的散热结构140’排出。视情况需要，亦可以使用填料151密封并固定电子元件 150。在一实施态样中，电子元件150可以经由打线152与位于第一面111上的图案化第一 导电材料层141或是其他导电材料层经由引线键合(Wire Bonding)或是倒装芯片键合技 术(Flip Chip Bonding)电连接。或是，在另一实施态样中，如图3B所示，电子元件150亦 可以经由打线152与凹穴130内壁131的其他导电材料层经由引线键合(Wire Bonding) 或是倒装芯片键合技术(Flip Chip Bonding)电连接。在又一具体实施例中，如图3C所示，电子元件150亦可以位于填满凹穴130的第 一导电材料层141，例如铜，与视情况需要的抗氧化层122，例如镍金合金，之上。在此实施 态样中，图案化导电层140位于凹穴130底部并露出第二面112，以形成一散热结构140’。 电子元件150所产生的废热即可经由第一导电材料层141，从位于第二面112散热结构 140’的排出。视情况需要，电子元件150可以与第一面111的图案化第一导电材料层141 或是其他导电材料层经由引线键合(Wire Bonding)或是倒装芯片键合技术(Flip Chip Bonding)电连接。或是，在另一实施态样中，以封装材料151密封电子元件150。本发明其次提供一种制作封装基板结构的方法。图4至15例示本发明用来制作 封装基板结构方法的多种具体实施方式
。首先，请参考图4，提供一导电层140。导电层140 可以为一复合材料层。例如，导电层140可以包含第一导电材料层141、第二导电材料层142 与第三导电材料层143。但是，第二导电材料层142应该不同于第一导电材料层141以及 第三导电材料层143的至少一者。例如，第一导电材料层141可以为铜或是铝、第二导电材 料层142可以为镍或是铝，而第三导电材料层143可以为铜或是铝。或是，第二导电材料层 142既不同于第一导电材料层141，也不同于第三导电材料层143。另外，第一导电材料层 141与第三导电材料层143可以相同或是不同。其次，如图5所示，以第二导电材料层142为停止层，图案化第一导电材料层141， 以形成第一导电材料区141’(其中包含有图案化的第一导电材料层141)并暴露出第二 导电材料层142。例如，使用蚀刻方式，像是湿蚀刻，建立尺寸可以为0.5mmX0.5mm至 10_X 10mm间的第一导电材料区141，。之后，如图6所示，以介电层110覆盖第二导电材料层142，同时围绕第一导电材料 区141’。或是，介电层110亦可以先形成一开口(图未示)，开口尺寸可以视第一导电材料 区141’的位置与建立尺寸而配合决定开口的位置与开口尺寸，再进行压合。换句话说，亦 可视为将第一导电材料区141’压入介电层110(开口)中。介电层110可以为一种软质的 绝缘材料，例如玻纤，或者是绝缘树脂层。接着，如图7所示，再次以一另一导电材料141”覆盖介电层110与覆盖位于第一 导电材料区141’中图案化的第一导电材料层141。例如，可以使用铜箔进行压合步骤，使得 铜箔覆盖介电层110与第一导电材料区141，。继续，如图8所示，先钻出穿过导电材料141”、介电层110、第二导电材料层142与 第三导电材料层143的通孔113，再以一导电材料经由电镀步骤填满先前所形成的通孔113而形成导电通道114，而电连接导电材料141”与第三导电材料层143。再来，如图9所示，例如，可以使用微影配合蚀刻步骤，图案化导电材料141”、第二 导电材料层142与第三导电材料层143而暴露出部分的介电层110，以形成所需的封装基板 结构101。所形成的封装基板结构101还可以产生多种不同的实施例，以下将分别说明。在本发明形成封装基板结构101方法的第一实施例中，如图10A所示，进行一增层 压合(build-up lamination)流程。首先，以第一压合增层170与第二压合增层180覆盖封 装基板结构101。第一压合增层170包含第一压合绝缘层171与第一压合导电材料层172， 第二压合增层180包含第二压合绝缘层181与第二压合导电材料层182。压合绝缘层可以 为一介电材料，例如与介电层110相同。压合导电材料层可以为铜箔。覆盖图案化导电材 料141”的第一压合绝缘层171与第一压合导电材料层172可以预留开口，而暴露第一导电 材料区141’。另外，第二压合增层180则覆盖图案化第二导电材料层142与图案化第三导 电材料层143。其次，如图11A所示，图案化第一压合导电材料层172与图案化第二压合导电材料 层182而形成预定的外部线路图案，即第一压合导电线路层172’与第二压合导电线路层 182’，更使用例如激光成孔的制作方式形成电导通结构的盲孔173，并透过导电通道114使 得先前所图案化的导电材料141”、第二导电材料层142与第三导电材料层143与外部第一 压合导电线路层172’、第二压合导电线路层182’彼此互相形成一电性导通网路结构。之后，视情况需要，如图12A所示，以一防焊层121选择性覆盖第一压合导电线路 层172’与第二压合导电线路层182’来进行防焊处理，及/或如图13A所示，以一抗氧化层 122选择性覆盖第一压合导电线路层172’与第二压合导电线路层182’作为保护。抗氧化 层122的材质例如包含锡、锡合金、银、镍、金或镍金复合层。继续，如图14A所示，进行一蚀刻步骤，以大致上移除留在第一导电材料区141’中 的第一导电材料层、图案化的第二导电材料层142与图案化的第三导电材料层143，而形成 一凹穴130，换句话说，蚀刻步骤会大致上移除未被抗氧化层122所保护的导电材料，但仍 有可能会残留部份图案化的第二导电材料层142与图案化的第三导电材料层143。封装基 板结构101于是成为具有凹穴130的封装基板结构101。蚀刻步骤可以为习用的碱性蚀刻 条件。再来，如图15A/15B所示，将电子元件150，例如集成电路，安置于凹穴130中。请 参阅图15A，在本发明一实施态样中，则凹穴130的体积可以考虑搭配电子元件150的尺寸 或是稍大一些。如果凹穴130的体积较电子元件150的尺寸稍大一些，电子元件150与凹 穴130之间还可以填入一填料151。或是，填料151同时密封电子元件150与凹穴130而成 为封装材料。填料151可以为一种电绝缘性材料，其包括陶瓷材料、环氧树脂、改质的环氧 树脂、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、聚砜、硅素聚合 物、BT树脂、氰酸聚酯、聚乙烯或前述高分子的组合。在此实施态样中，电子元件150经由一 打线152与第一面111经由引线键合(Wire Bonding)或是倒装芯片键合技术(Flip Chip Bonding)电连接，例如位于第一面111上的第一压合导电线路层172’或是其他导电线路 层。在另一实施态样中，电子元件150亦可以经由一打线152与凹穴130内壁131的导电 材料层经由引线键合(Wire Bonding)或是倒装芯片键合技术(Flip Chip Bonding)电连 接，如图15B所示。
8
在本发明形成封装基板结构101方法的第二实施例中，如图10B所示，进行一增层 压合(build-up lamination)流程。与第一实施例不同的处在于，第二实施例中第一压合 增层170以及第二压合增层180皆预留开口，使得第二压合增层180间接暴露第一导电材 料区141’，而形成由第二图案化导电材料层142与第三图案化导电材料层143所组成的散 热结构140’。其次，如图11B所示，图案化第一压合导电材料层172与第二压合导电材料层182 而形成预定的外部线路图案，即图案化第一压合导电线路层172’与图案化第二压合导电线 路层182’，更使用例如激光成孔的制作方式形成电导通结构的盲孔173，并透过导电通道 114使先前所图案化的导电材料141”、图案化第二导电材料层142与图案化第三导电材料 层143与外部第一压合导电线路层172’与第二压合导电线路层182’彼此互相形成一电性 导通网路结构。之后，视情况需要，如图12B所示，以一防焊层121选择性覆盖第一压合导电线路 层172’与第二压合导电线路层182’来进行防焊处理，及/或如图13B所示，以一抗氧化层 122选择性覆盖第一压合导电线路层172’与第二压合导电线路层182’作为保护。抗氧化 层122的材质例如包含锡、锡合金、银、镍、金或镍金复合层。继续，如图14B所示，进行一蚀刻步骤，以图案化第二导电材料层142为蚀刻停止 层而移除第一导电材料区141’中留下的第一导电材料层形成一凹穴130。封装基板结构 101于是成为同时具有凹穴130与散热结构140’的封装基板结构101。蚀刻步骤可以为碱 性蚀刻条件。再来，如图3A/15B所示，将电子元件150安置于凹穴130中。请参阅图3A，在本发 明一实施态样中，电子元件150与凹穴130之间还可以填入一填料151。或是，填料151密 封电子元件150与凹穴130而成为封装材料。在此实施态样中，电子元件150可以经由一 打线152与第一面111经由引线键合(Wire Bonding)或是倒装芯片键合技术(Flip Chip Bonding)电连接，例如位于第一面111上的第一压合导电线路层172’或是其他导电线路 层。在另一实施态样中，电子元件150亦可以经由一打线152与凹穴130内壁131的其他 导电线路层经由引线键合(Wire Bonding)或是倒装芯片键合技术(Flip Chip Bonding) 电连接，如图15B所示。图10C所示为本发明形成封装基板结构101方法的第三实施例。与第一、第二实 施例不同之处在于，第三实施例中不进行增层压合流程、亦不进行蚀刻步骤，而直接以防焊 层121及/或抗氧化层122选择性覆盖图案化介电层110、图案化导电材料141”与图案化 第三导电材料层143，同时保留第一导电材料区141’中的第一导电材料层。防焊层121不 会覆盖由第二导电材料层142与第三导电材料层143所组成的散热结构140’。如图3C所示，将电子元件150安置于第一导电材料区141’中的第一导电材料层 上，或是视情况需要的抗氧化层122之上。在此实施态样中，图案化导电层140位于凹穴 130底部并露出于第二面112，以形成一散热结构140’。电子元件150所产生的废热即可 经由第一导电材料层141，从位于第二面112散热结构140’的排出。视情况需要，电子元 件150可以与第一面111的图案化第一导电材料层141或是其他导电材料层经由引线键合 (Wire Bonding)或是倒装芯片键合技术(Flip Chip Bonding)电连接，及/或是使用封装 材料151密封并固定电子元件150。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修 饰，皆应属本发明的涵盖范围。
权利要求
一种具有凹穴的封装基板结构，包含基板，其具有第一面以及与该第一面相对的第二面；通孔，以连通该第一面与该第二面；凹穴，位于该基板中与该第一面侧；以及图案化导电层，位于该第一面与该第二面的至少一者上并配置于该通孔与该凹穴中，而依序包含第一导电材料层、第二导电材料层与第三导电材料层，该第二导电材料层与该第一导电材料层以及该第三导电材料层的至少一者不同。
2.如权利要求1的具有凹穴的封装基板结构，其中该图案化导电层位于该凹穴底部并 露出该第二面，以形成散热结构。
3.如权利要求1的具有凹穴的封装基板结构，进一步包含 电子元件，位于该凹穴中。
4.如权利要求3的具有凹穴的封装基板结构，其中该电子元件与该封装基板结构电性 连接。
5.一种制作封装基板结构的方法，包含提供导电层，依序包含第一导电材料层、第二导电材料层与第三导电材料层； 图案化该第一导电材料层以形成第一导电材料区，并暴露出该第二导电材料层； 以介电层覆盖该第二导电材料层； 以第一导电材料覆盖该介电层与该第一导电材料区；形成通孔以打通该第一导电材料、该介电层、该第二导电材料层与该第三导电材料层；以该第一导电材料填满该通孔，并电连接该第一导电材料与该第三导电材料层；以及 图案化该第一导电材料、该第二导电材料层与该第三导电材料层而暴露出该介电层， 以形成该封装基板结构。
6.如权利要求5的制作封装基板结构的方法，进一步包含以第一压合增层覆盖该图案化第一导电材料而暴露该第一导电材料区，以及第二压合 增层覆盖该图案化第二导电材料层与该图案化第三导电材料层，该第一压合增层包含第一 压合绝缘层与第一压合导电材料层，该第二压合增层包含第二压合绝缘层与第二压合导电 材料层。
7.如权利要求6的制作封装基板结构的方法，该第二压合增层间接暴露该第一导电材 料区，而形成散热结构。
8.如权利要求6或7的制作封装基板结构的方法，进一步包含 图案化该第一压合导电材料层与该第二压合导电材料层。
9.如权利要求8的制作封装基板结构的方法，进一步包含进行蚀刻步骤，以移除该第二导电材料层、该第三导电材料层与该第一导电材料区中 的该第一导电材料层，而形成凹穴。
10.如权利要求8的制作封装基板结构的方法，进一步包含进行蚀刻步骤，以移除该第一导电材料区中的该第一导电材料层，而形成凹穴。
11.如权利要求9的制作封装基板结构的方法，进一步包含 安置电子元件于该凹穴中。
12.如权利要求10的制作封装基板结构的方法，进一步包含 安置电子元件于该凹穴中。
13.如权利要求11的制作封装基板结构的方法，其中该电子元件与该封装基板结构以 选自引线键合与倒装芯片键合所组成群组的方式电性连接。
14.如权利要求11的制作封装基板结构的方法，进一步包含 使用封装材料以密封该电子元件与该凹穴。
15.如权利要求5的制作封装基板结构的方法，进一步包含以防焊层选择性覆盖该介电层、该图案化第一导电材料层与该图案化第三导电材料层。
16.如权利要求5的制作封装基板结构的方法，进一步包含以抗氧化层选择性覆盖该图案化第一导电材料层与该图案化第三导电材料层。
17.如权利要求5的制作封装基板结构的方法，进一步包含 安置电子元件于该第一导电材料区上。
全文摘要
一种具有凹穴的封装基板结构及其制作方法，该封装基板结构包含具有第一面以及与第一面相对的第二面的基板、连通第一面与第二面的通孔、位于基板中与第一面侧的凹穴、以及位于第一面与第二面的至少一者上，并填入通孔与凹穴中的图案化导电层，该图案化导电层依序包含第一导电材料层、第二导电材料层与第三导电材料层。第二导电材料层与第一导电材料层以及第三导电材料层的至少一者不同。
文档编号H01L21/58GK101853818SQ20091012786
公开日2010年10月6日 申请日期2009年4月2日 优先权日2009年4月2日
发明者简证滨, 陈国庆, 陈宗源 申请人:欣兴电子股份有限公司