专利名称：一种肖特基隧穿晶体管结构及其制备方法
技术领域：
本发明属于半导体器件技术领域，具体涉及一种肖特基隧穿晶体管(Schottky TFET)，本发明同时还涉及一种肖特基隧穿晶体管的制备方法。
背景技术：
近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，集成电路芯片的 发展基本上遵循摩尔定律，即半导体芯片的集成度以每18个月翻一番的速度增长。可是随 着半导体芯片集成度的不断增加，MOS晶体管的沟道长度也在不断的縮短，当MOS晶体管的 沟道长度变得非常短时，短沟道效应会使半导体芯片性能劣化，甚至无法正常工作。
如今的集成电路器件技术已经处于50nm左右，MOS管的源漏极间漏电流随沟道 长度的縮小迅速上升。在30nm以下，有必要使用新的器件以获得较小的漏电流，降低芯片 功耗。解决上述问题的方案之一就是采用隧穿场效应晶体管(TFET)结构。隧穿场效应晶 体管是一种漏电流非常小的晶体管，其工作原理为用栅极控制反向偏置的半导体P-N(或 P-I-N)结的带间隧穿(band-to-band tunneling)电流，该P_N结一端为源极，另外一端为 漏极。隧穿场效应晶体管可以进一步縮小电路的尺寸、降低电压，大大降低芯片的功耗。和 传统的场效应晶体管相比，隧穿场效应晶体管具有低漏电流、低亚阈值摆幅、低供电电压和 低功耗等优异特性。 但是由于隧穿场效应晶体管的源和漏的掺杂互为反型，传统的MOS器件中的自对 准源漏形成工艺不能被应用。这大大降低了隧穿场效应晶体管的可縮微能力，也降低了隧 穿场效应晶体管的性能。因此，P-N结源漏和栅极的自对准问题成为了隧穿场效应晶体管 走向实用化的关键障碍之一。
发明内容
本发明的目的在于提出一种源极和漏极的形成和栅极自对准，同时，可以改善隧 穿场效应晶体管可微縮能力，大大提高半导体器件性能的肖特基隧穿晶体管及其制备方 法。 本发明提出的一种肖特基隧穿晶体管，其结构包括一个半导体衬底、一个源极、一 个漏极、一个栅极、一个肖特基结(金属半导体结)以及位于所述源极和漏极区域的金属 层。所述的肖特基隧穿晶体管，用栅极控制反向偏置的肖特基结的带间隧穿电流，该肖特基 结一端为源极，另外一端为漏极。所述的栅极结构至少拥有一个导电层和一个将导电层与 半导体衬底隔离的绝缘层。所述的导电层为多晶硅、无定形硅、钨金属、氮化钛、氮化钽或者 硅化物，所述的绝缘层为Si02、 Hf02、 HfSi0、 HfSi0N、 Si0N或A1203，或者为它们之中几种的 混合物。 本发明所述的半导体衬底上已经形成浅槽隔离；衬底材料为硅、锗、锗化硅、绝缘 体上的硅(S0I)或绝缘体上的锗(G0I);所述的金属层为硅化物，该硅化物是硅化钛、硅化 钴、硅化镍、硅化铂或锗硅化镍，或者是它们之中几种的混合物。和传统的P-N或P-I-N结隧穿晶体管相比，本发明提出的肖特基隧穿晶体管具有更小的源漏串联电阻以及更好的可 縮微性。 本发明还提出了上述肖特基隧穿晶体管(Schottky TFET)的制备方法，具体包括 下列步骤 提供一个已经形成浅槽隔离的半导体衬底； 在所述的衬底上形成器件的栅叠层结构；该栅叠层结构至少拥有一个导电层和一 个将导电层与半导体衬底隔离的绝缘层； 对栅叠层结构进行光刻和刻蚀，并在其上形成一个开口 ； 淀积一层由第一种绝缘介质构成的牺牲介质层，然后对其进行各向异性干法刻 蚀； 注入离子形成掺杂的区域； 去除牺牲介质层并淀积形成第二种绝缘介质，然后对其进行各向异性刻蚀形成侧 墙结构； 在源区和漏区形成金属层； 进行电极隔离和电极形成，即制得肖特基隧穿晶体管。 所述牺牲介质层的厚度需大于所述开口宽度的一半；所述的第一种和第二种绝缘 介质为Si02、 Si3N4或者它们之间相混合的绝缘材料；所述的掺杂为n型，或者为p型。
本发明还提供一种集成电路芯片，该芯片上至少有一个如前述的肖特基隧穿晶体管。 本发明提出的肖特基隧穿晶体管制造工艺简单，源极和漏极的形成和栅极自对 准。和传统的P-N结隧穿晶体管相比，本发明提出的肖特基隧穿晶体管具有更小的源漏串 联电阻以及更好的可縮微性，因而可大大提高半导体器件的性能。
图1为本发明实例中的一个半导体集成电路衬底的截面图。 图2为继图1后在提供的衬底上依次形成栅氧化层、绝缘介质层、导电层、硬掩膜 层和光阻层后的截面图。 图3a为继图2后对栅氧化层、绝缘介质层、导电层、硬掩膜层和光阻层进行刻蚀后 的截面图。 图3b为继图2后对栅氧化层、绝缘介质层、导电层、硬掩膜层和光阻层进行另一种 刻蚀的另一种栅极分离方案的截面图。 图4为继图3a后去除光阻层后淀积形成牺牲介质层的截面图。 图5a为继图4后刻蚀牺牲介质层，并进行离子注入，在半导体衬底内形成杂质分
布区的截面图。 图5b为继图5a后在掺杂区内形成金属层的截面图。 图6为继图5a后去除旧的牺牲介质层并淀积形成新的介质层，然后对其进行刻蚀 的截面图。 图7为继图6后在源区和漏区形成金属层的截面图。 图中标号10为晶片(衬底)，11为隔离槽介质层，12为氧化层，13为高K介质层，14为导电层，15硬掩膜层，16为光阻层，17为牺牲介质层，18为掺杂区，19为介质层，20a和 20b为源和漏区的硅化物层，20c为掺杂区18中形成的硅化物层，31为开口，32为第二开□。
具体实施例方式
下面结合附图与具体实施方式
对本发明作进一步详细的说明。在图中，为了方便 说明，放大了或縮小了不同层和区域的尺寸，所示大小并不代表实际尺寸，也不反映尺寸的 比例关系。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为 仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀 得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示 是示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语 晶片和衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它 薄膜层。 步骤1 :如图l，提供一个半导体集成电路衬底，10为晶片，11为隔离槽介质层。晶 片10可以是硅片、锗片、锗化硅、绝缘体上的硅或其他半导体材料。晶片10的半导体衬底 材料可以为n型掺杂，也可以为p型掺杂，还可以为无掺杂(本征半导体)。
步骤2 :如图2，在提供的衬底上依次形成薄膜12、薄膜13、薄膜14、薄膜15和薄 膜16。薄膜12为氧化层Si02。薄膜13为高K介质层，可以为Si02、Hf02、HfSiO、HfSiON、 SiON或A1203，或者为它们之中几种的混合物；氧化层12和高K介质层13在这里共同组成 栅绝缘层。需要指出的是，栅绝缘层也可以仅由氧化层12或高K介质层13组成，因此在图 2中的步骤里也可以去除形成薄膜12或薄膜13的工艺。薄膜14为导电层如高掺杂的多晶 硅、金属层或者它们的组合。薄膜15硬掩膜层，该层可以是金属层、介质层、半导体层或者 它们的组合组成，主要用来在后续的刻蚀过程中保护用作栅电极的导电层14。薄膜16为光 阻层。 步骤3 :如图3a，利用光刻技术和刻蚀技术，在薄膜12、薄膜13、薄膜14、薄膜15和 薄膜16中形成一个开口 31，开口 31的宽度记为sl。 步骤4 :如图4，去除光阻层16，然后淀积形成牺牲介质层17比如为Si02、Si3N4或 者为它们的混合物，牺牲介质层17的厚度需大于开口 31的宽度的一半(即大于sl/2)。
步骤5 :如图5a，依图样利用各向异性干法刻蚀对牺牲介质层17进行刻蚀，然后进 行P型或者n型离子注入形成器件的源极或漏极(若该侧形成的是源极，则另外一侧需形 成漏极，反之亦然)，18为注入离子后形成的掺杂区。另外需要注意的是，若在步骤1中提 供的半导体集成电路衬底为掺杂型的半导体衬底，则在该步骤中注入的离子类型需与原来 的半导体衬底的掺杂类型一致。 步骤6 :如图6，去除掉牺牲介质层17后淀积形成新的介质层19比如为Si02、Si3N4
或为它们的混合物，并依图样对介质层19进行各向异性刻蚀形成侧墙结构。 步骤7:如图7，在源和漏区形成硅化物20a和20b。该硅化物可以是硅化钛、硅化
钴、硅化镍、硅化铂、锗硅化镍或者是它们之间的混合物。硅化物20a在左侧形成肖特基结，
硅化物20b在右侧同原来的高掺杂区形成欧姆接触，这样自对准的肖特基隧穿晶体管就形成了。
需要指出的是，在进行上述步骤5时，也可以在掺杂区18中形成硅化物20c，若在 上述步骤5中已经形成了硅化物20c(如图5b)，则在上述步骤7中形成硅化物时，根据材 料和工艺条件的不同，在硅化物20c上可能再一次形成硅化物，也可能不会形成新的硅化 物。而且，在上述步骤7中，在形成硅化物之前，可以通过离子注入进行掺杂并使之激活，用 来对后面形成的肖特基结半导体那一面的掺杂浓度进行调制，注入的杂质类型需和上述步 骤1中提供的半导体衬底的杂质类型一致。在形成硅化物之后，也可以通过离子注入进行 掺杂，该掺杂不需要被激活，主要的目的是为了调整硅化物和半导体衬底之间功函数差。
同时还需要注意的是，为了形成可以正常工作的肖特基隧穿晶体管，形成的硅化 物的功函数要符合一定的要求，如果提供的半导体集成电路衬底的掺杂为n型，则形成的 硅化物的功函数应该比较高；如果提供的半导体集成电路衬底的掺杂为P型，则形成的硅 化物的功函数应该比较低。 另外，请参照图3b，在实例中的步骤2之后，可以按照图3b图样对薄膜12、薄膜 13、薄膜14、薄膜15和薄膜16进行刻蚀形成开口 31和第二开口 32，所述开口 31的宽度sl 小于所述第二开口 32的宽度s2。这是本发明所述的肖特基隧穿晶体管结构中的另外一种 栅极分离的方案，其后面形成肖特基隧穿晶体管结构的工艺过程与前面实例所述的工艺过 程类似，在此我们不再作详细叙述。 如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的 实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体 实例。
权利要求
一种肖特基隧穿晶体管，其特征在于，包括一个半导体衬底、一个源极、一个漏极、一个栅极、一个肖特基结以及位于所述源极和漏极区域的金属层；所述栅极控制反向偏置的所述肖特基结的带间隧穿电流；所述的源极和漏极位于所述肖特基结的两端；所述的半导体衬底上已经形成浅槽隔离；所述的栅极结构至少拥有一个导电层和一个将导电层与半导体衬底隔离的绝缘层。
2. 如权利要求1所述的肖特基隧穿晶体管，其特征在于，所述的半导体衬底为硅、锗、 锗化硅、绝缘体上的硅或绝缘体上的锗。
3. 如权利要求1所述的肖特基隧穿晶体管，其特征在于，所述的导电层为多晶硅、无定 形硅、钨金属、氮化钛、氮化钽或金属硅化物。
4. 如权利要求1所述的肖特基隧穿晶体管，其特征在于，所述的绝缘层为Si02、 Hf02、 HfSiO、 HfSiON、 SiON或A1203，或者为它们之中几种的混合物。
5. 如权利要求1所述的肖特基隧穿晶体管，其特征在于，所述的金属层为硅化物，该硅 化物是硅化钛、硅化钴、硅化镍、硅化铂或硅化镍，或者是它们之中几种的混合物。
6. —种如权利要求1所述的肖特基隧穿晶体管的制备方法，其特征在于，包括下列步骤提供一个已经形成浅槽隔离的半导体衬底；在所述的衬底上形成器件的栅叠层结构；该叠层结构至少拥有一个导电层和一个将该 导电层与半导体衬底隔离的绝缘层；通过光刻和刻蚀工艺，对所述的栅叠层进行刻蚀并在其上形成一个开口 ； 淀积一层由第一种绝缘介质构成的牺牲介质层，然后对其进行各向异性干法刻蚀； 注入离子形成掺杂区域；去除所述的牺牲介质层，之后淀积第二种绝缘介质，再对所述的第二种绝缘介质进行 各向异性刻蚀形成侧墙结构； 在源区和漏区形成金属层；进行电极隔离和电极形成，形成肖特基隧穿晶体管。
7. 根据权利要求6所述的方法，其特征在于，所述牺牲介质层的厚度大于所述开口宽 度的一半。
8. 根据权利要求6的方法，其特征在于，所述的第一种掺杂为n型或p型。
9. 一种集成电路芯片，其特征在于，该芯片上至少有一个如权利要求1所述的肖特基 隧穿晶体管。
全文摘要
本发明属于半导体器件技术领域，具体公开了一种肖特基隧穿晶体管及其制备方法，该晶体管包括一个半导体衬底、一个源极、一个漏极、一个栅极、一个肖特基结(金属半导体结)和位于所述源极和漏极区域的金属层。所述的肖特基隧穿晶体管用栅极控制反向偏置的肖特基结的带间隧穿电流，该肖特基结一端为源极，另外一端为漏极。本发明提出的肖特基隧穿晶体管制造工艺简单，源极和漏极的形成和栅极自对准。和传统的P-N结隧穿晶体管相比，本发明提出的肖特基隧穿晶体管具有更小的源漏串联电阻以及更好的可缩微性。因而大大提高了半导器件的性能。
文档编号H01L27/095GK101719517SQ20091019904
公开日2010年6月2日 申请日期2009年11月19日 优先权日2009年11月19日
发明者仇志军, 吴东平, 张世理, 张卫, 王鹏飞 申请人:复旦大学