专利名称：Ldmos及其制造方法
技术领域：
本发明涉及一种电子器件及其制造方法，特别是涉及一种LDMOS及其制造方法。
背景技术：
LDMOSdaterally diffused M0SFET，横向扩散MOS晶体管)广泛用于射频、微波 领域的功率放大器。请参阅图1，这是一种用BCD (bipolar、CM0S和DM0S)工艺制造的η型LDMOS的现 有结构示意图。在P型硅衬底10之上分别是P型外延层11和η阱12。η阱12的厚度例 如为4 5 μ m。η阱12中具有沟槽13、ρ阱16和η型重掺杂漏区22。ρ讲16和η型重掺 杂漏区22分别在沟槽13的两侧且均不与沟槽13相重合(即均与沟槽13相距一定距离)。 沟槽13的侧壁和底部具有衬垫氧化层14，沟槽13内填充有浅槽隔离结构15。ρ阱16内具 有η型重掺杂源区21和η型轻掺杂区19，η型重掺杂源区21的掺杂浓度大于η型轻掺杂 区19的掺杂浓度。η型重掺杂漏区22的掺杂浓度大于η阱12的掺杂浓度。η阱12之上分 别是栅氧化层17和多晶硅栅极18，多晶硅栅极18的一侧在浅槽隔离结构15的上方，另一 侧在P阱16的上方。多晶硅栅极18的两侧具有侧墙20a，上方具有介质20b，侧墙20a、介 质20b与栅氧化层17 —起构成多晶硅栅极18的隔离结构。该LDMOS的漂移区为η阱12。ρ型LDMOS的现有结构与η型LDMOS相同，只是各部分的掺杂类型相反。上述LDMOS的制造方法包括如下步骤，以η型LDMOS为例第1步，请参阅图2a，在ρ型衬底10上外延生长一层ρ型外延层11，再在ρ型外 延层11中注入η型杂质，从而在P型外延层11的表面形成掺杂浓度高的η阱12，离子注入 后进行高温退火，η阱12最终的厚度约为4 5 μ m。通常在离子注入工艺之后都会进行高 温炉退火或快速热退火(RTA)工艺，本申请文件中其他离子注入工艺之后将不再特别注明 退火工艺。第2步，请参阅图2b，先在η阱12表面以浅槽隔离(STI)工艺刻蚀出一个沟槽13， 在沟槽13的侧壁和底部氧化生长一层衬垫氧化层14，再以化学气相淀积(CVD)工艺在硅 片表面淀积一层氧化硅，该层氧化硅至少将沟槽13填充满，最后以化学机械抛光(CMP)工 艺将所淀积的氧化硅研磨至与η阱12上表面齐平，此时在沟槽13内形成了浅槽隔离结构 15。进行ρ型离子注入，在η阱12中形成ρ阱16，ρ阱16在浅槽隔离结构15的一侧且两者之间具有一定距离。第3步，请参阅图2c，先在硅片表面生长一层氧化硅，再在氧化硅之上淀积一层多 晶硅，刻蚀该层多晶硅和氧化硅从而形成多晶硅栅极18和栅氧化层17。多晶硅栅极18的 一侧在浅槽隔离结构15之上，另一侧在ρ阱16之上。在多晶硅栅极18靠近ρ阱16的一 侧进行η型杂质的轻掺杂漏注入(LDD)，从而在ρ阱16中形成η型轻掺杂区19。在硅片表面淀积一层介质，该层介质高于多晶硅栅极18的上表面。反刻该层介 质，在多晶硅栅极18的两侧形成侧墙20a，在多晶硅栅极18的上方形成介质20b，侧墙20a与介质20b连为一体。侧墙20a的一侧在浅槽隔离结构15之上，另一侧在ρ阱16之上。第4步，请参阅图1，在侧墙20a靠近P阱16的一侧进行η型杂质的重掺杂源注 入，从而在P阱16中形成η型重掺杂源区21，η型重掺杂源区21的掺杂浓度大于η型轻掺 杂区10的掺杂浓度。在浅槽隔离结构15远离ρ阱16的一侧进行η型杂质的重掺杂漏注 入，从而在η阱12中形成η型重掺杂漏区22，η型重掺杂漏区22的掺杂浓度大于η阱12 的掺杂浓度，η型重掺杂漏区22与浅槽隔离结构15之间具有一定距离。上述LDMOS的漂移区为η阱12，源端除了 η型重掺杂源区21之外还包括η型轻掺 杂区19，η型重掺杂漏区22位于η阱12中，这些结构都有助于改善LDMOS的热载流子注入 效应(Hot Carrier Injection Effect)。可是当上述LDMOS器件的漏端电压较高时，沟道 区域的载流子(电子和空穴)仍然比较容易获得高动能，从而注入到上面的栅氧化层中，引 起LDMOS器件的阈值电压漂移、跨导降低、驱动能力下降能性能参数的衰退。
发明内容
本发明所要解决的技术问题是提供一种LDMOS器件，可以有效改善现有LDMOS器 件的热载流子注入效应问题。为此本发明还有提供所述LDMOS器件的制造方法。为解决上述技术问题，本发明LDMOS自下而上分别包括衬底10、外延层11和阱 12，外延层11与衬底10的掺杂类型相同，阱12与外延层11的掺杂类型相反；阱12中具有沟槽13、阱16和重掺杂漏区22，阱16和重掺杂漏区22分别在沟槽 13的两侧且均不与沟槽13相重合；沟槽13的侧壁和底部具有衬垫氧化层14，沟槽13内填充有浅槽隔离结构15 ；阱16与阱12的掺杂类型相反，阱16的厚度小于阱12的厚度，阱16内具有重掺 杂源区21和轻掺杂区19，重掺杂源区21与阱16的掺杂类型相反，重掺杂源区21和轻掺杂 区19的掺杂类型相同且重掺杂源区21的掺杂浓度更大；重掺杂漏区22与阱12的掺杂类型相同且重掺杂漏区22的掺杂浓度更大；阱12之上分别是栅氧化层17和多晶硅栅极18，多晶硅栅极18的一侧在浅槽隔离 结构15的上方，另一侧在ρ阱16的上方；多晶硅栅极18的两侧具有侧墙20a，多晶硅栅极18的上方具有介质20b ；所述阱12中靠近沟槽13的侧壁和底部处具有轻掺杂区30，轻掺杂区30与阱12 的掺杂类型相同且轻掺杂区30的掺杂浓度更小。上述LDMOS的制造方法包括如下步骤第1步，在衬底10上外延生长一层与衬底10的掺杂类型相同的外延层11，在外延 层11中进行离子注入，从而在外延层11表面形成与外延层11掺杂类型相反的阱12 ；第2步，在阱12表面刻蚀出一个沟槽13，在沟槽13的侧壁和底部氧化生长一层 衬垫氧化层14，再在硅片表面淀积一层介质，该层介质至少将沟槽13填充满，再将所淀积 的介质研磨至与阱12上表面齐平，此时在沟槽13内形成了浅槽隔离结构15 ；在阱12中进行离子注入形成阱16，阱16在浅槽隔离结构15的一侧且两者不重 合，阱16的掺杂类型与阱12相反；第3步，在硅片表面生长一层氧化硅，再淀积一层多晶硅，刻蚀该层多晶硅和氧化 硅从而形成多晶硅栅极18和栅氧化层17 ；多晶硅栅极18的一侧在浅槽隔离结构15之上，另一侧在阱16之上；在多晶硅栅极18靠近阱16的一侧进行轻掺杂漏注入，从而在阱16中形成与阱16 掺杂类型相反的轻掺杂区19 ；在硅片表面淀积一层介质，该层氧化硅高于多晶硅栅极18的上表面；反刻该层介 质，在多晶硅栅极18的两侧形成侧墙20a，在多晶硅栅极18的上方形成介质20b ；第4步，在侧墙20a靠近阱16的一侧进行重掺杂源注入，从而在阱16中形成与阱 16掺杂类型相反的重掺杂源区21 ；在浅槽隔离结构15远离阱16的一侧进行重掺杂漏注 入，从而在阱12中形成与阱12掺杂类型相同、掺杂浓度更高的重掺杂漏区22，重掺杂漏区 22与浅槽隔离结构15不重合；所述方法第2步中，在刻蚀出沟槽13和在沟槽13的侧壁和底部生长衬垫氧化层 14之间还包括对沟槽13的侧壁和底部进行离子注入，离子注入类型与阱12相反，从而在 阱12的靠近沟槽13的侧壁和底部处形成轻掺杂区30，轻掺杂区30与阱12的掺杂类型相 同且轻掺杂区30的掺杂浓度更小。如图1所示，传统的LDMOS器件的漂移区为阱12 ；如图3所示，本发明LDMOS器件 的漂移区为阱12和轻掺杂区30，轻掺杂区30与阱12的掺杂类型相同但掺杂浓度较低。这 样便可降低沟道在垂直和水平方向上的电场，从而减小了漂移区的电子碰撞强度，使热载 流子注入效应得到抑制，提高了 LDMOS器件的安全工作区和可靠性。
图1是现有的LDMOS的结构示意图；图2a、图2b、图2c是现有的LDMOS的制造方法各步骤的示意图；图3是本发明LDMOS的结构示意图；图4a、图4b是本发明LDMOS的制造方法各步骤的示意图； 图5是传统LDMOS和本发明LDMOS的η型杂质的离子分布图； 图6是传统LDMOS和本发明LDMOS的沟道垂直电场分布图；图7是传统LDMOS和本发明LDMOS的沟道水平电场分布图。图中附图标记说明10为衬底；11为外延层；12为阱；13为沟槽；14为衬垫氧化层；15为浅槽隔离结 构；16为阱；17为栅氧化层；18为多晶硅栅极；19为轻掺杂区；20a为侧墙；20b为介质；21 为重掺杂源区；22为重掺杂漏区；20为轻掺杂区；A、B、C均为剖切线。
具体实施例方式下面以一个η型LDMOS为例对本发明LDMOS器件的结构进行说明。请参阅图3，本发明η型LDMOS自下而上分别包括ρ型衬底10、ρ型外延层11和η 阱12。η阱12的厚度通常为4 5μπι，有时也称为“深η阱”。η阱12中具有沟槽13、ρ阱 16和η型重掺杂漏区22，ρ阱16和η型重掺杂漏区22分别在沟槽13的两侧且均不与沟 槽13相重合(即均与沟槽13相距一定距离)。沟槽13的侧壁和底部具有衬垫氧化层14， 沟槽I3内填充有浅槽隔离结构15 (通常是氧化硅、氮化硅、氮氧化硅等介质材料)。η阱12 中靠近沟槽13的侧壁和底部处具有η型轻掺杂区30，η型轻掺杂区30的掺杂浓度小于η6阱12的掺杂浓度。ρ阱16例如为“低压ρ阱”，ρ阱16的厚度小于η阱12的厚度，ρ阱16 内具有η型重掺杂源区21和η型轻掺杂区19，η型重掺杂源区21的掺杂浓度大于η型轻 掺杂区19的掺杂浓度。η型重掺杂漏区22的掺杂浓度大于η阱12的掺杂浓度。η阱12之 上分别是栅氧化层17和多晶硅栅极18，多晶硅栅极18的一侧在浅槽隔离结构15的上方， 另一侧在P阱16的上方。多晶硅栅极18的两侧具有侧墙20a，多晶硅栅极18的上方具有 介质20b，侧墙20a和介质20b通常为氧化硅、氮化硅、氮氧化硅等介质材料。η型LDMOS相较于ρ型LDMOS而言，受到热载流子注入效应的影响更明显。本发明 LDMOS的结构同样适用于ρ型LDM0S，只是各部分的掺杂类型与η型LDMOS相反。请参阅图5，这是沿着图1和图3中的虚线A剖切的、传统LDMOS和本发明LDMOS 的η型杂质的离子分布图。图中虚线表示传统LDM0S，实线表示本发明LDM0S。显然本发明 LDMOS在Y轴坐标的某个位置具有较低的η型杂质离子分布，这表示本发明LDMOS在该位置 形成了掺杂浓度较低的η型轻掺杂区30。请参阅图6，这是沿着图1和图3中的虚线B剖切的、传统LDMOS和本发明LDMOS 的沟道垂直电场分布图。图中虚线表示传统LDM0S，实线表示本发明LDM0S。显然本发明 LDMOS在栅氧化层17下方的沟道处具有较低的垂直方向(纵向)电场分布，并且下降幅度 较大，这是轻掺杂区30带来的。请参阅图7，这是沿着图1和图3中的虚线C剖切的、传统LDMOS和本发明LDMOS 的沟道水平电场分布图。图中虚线表示传统LDM0S，实线表示本发明LDM0S。显然本发明 LDMOS在栅氧化层17下方的沟道处具有较低的水平方向(横向)电场分布，下降幅度不是 很大，这也是轻掺杂区30带来的。从图5、图6、图7可知，由于本发明LDMOS器件增加了轻掺杂区30，这样LDMOS器 件的漂移区由阱12和轻掺杂区30共同构成。掺杂浓度较低的轻掺杂区30可以显著降低 沟道在垂直方向的电场分布，并适当降低沟道在水平方向的电场分布，从而改善热载流子 注入效应对LDMOS器件带来的不利影响。本发明LDMOS的制造方法包括如下步骤，以η型LDMOS为例第1步，请参阅图加，在ρ型衬底10上外延生长一层ρ型外延层11。再在ρ型外 延层11中进行η型杂质的离子注入，η型杂质通常为磷、砷、锑等，在P型外延层11的上部 (靠近上表面处)形成η阱12。经过退火工艺之后η阱12的深度例如为4 5 μ m。第2步，请参阅图如，在η阱12表面刻蚀出一个沟槽13，例如采用浅槽隔离(STI) 工艺。对沟槽13的侧壁和底部进行ρ型杂质的离子注入，ρ型杂质通常为硼等，在η阱12 的靠近沟槽13的侧壁和底部处形成η型轻掺杂区30。在对沟槽13的侧壁和底部进行离 子注入时，可以在硅片表面除沟槽13以外的部分淀积覆盖氧化硅、氮化硅、氮氧化硅等介 质作为离子注入的阻挡层。由于在η阱12中注入ρ型离子形成的η型轻掺杂区30，因此η 型轻掺杂区30的掺杂浓度小于η阱12的掺杂浓度。接着在沟槽13的侧壁和底部氧化生长或淀积一层衬垫氧化层14，再在硅片表面 淀积(例如为HDPCVD工艺)一层介质(例如为氧化硅、氮化硅、氮氧化硅等)，该层介质至 少将沟槽13填充满，再将所淀积的介质研磨(例如为CMP工艺)至与阱12上表面齐平，此 时在沟槽13内形成了浅槽隔离结构15。在η阱12中进行ρ型离子注入形成ρ阱16，ρ阱16在浅槽隔离结构15的一侧且两者不重合(即相距一定距离)。第3步，请参阅图4b，在硅片表面生长一层氧化硅，在氧化硅之上淀积一层多晶 硅，刻蚀该层多晶硅和氧化硅从而形成多晶硅栅极18和栅氧化层17。多晶硅栅极18的一 侧在浅槽隔离结构15之上，另一侧在ρ阱16之上。接着在多晶硅栅极18靠近ρ阱16的 一侧进行η型杂质的轻掺杂漏注入，从而在ρ阱16中形成η型轻掺杂区19。在硅片表面淀 积一层介质，该层介质高于多晶硅栅极18的上表面。反刻该层介质，在多晶硅栅极18的两 侧形成侧墙20a，同时在多晶硅栅极18的上方形成介质20b。侧墙20a和介质20b连为一 体，通常为氧化硅、氮化硅、氮氧化硅等介质材料。此时侧墙20a的一侧在浅槽隔离结构15 之上，另一侧在P阱16之上。第4步，请参阅图3，在侧墙20a靠近ρ阱16的一侧进行η型杂质的重掺杂源注 入，从而在P阱16中形成η型重掺杂源区21，η型重掺杂源区21的掺杂浓度大于η型轻 掺杂区19的掺杂浓度。在浅槽隔离结构15远离ρ阱16的一侧进行η型杂质的重掺杂漏 注入，从而在η阱12中形成比η阱12的掺杂浓度更高的η型重掺杂漏区22，η型重掺杂漏 区22与浅槽隔离结构15不重合(即相距一定距离)。上述η型LDMOS的制造方法同样适用于制造本发明ρ型LDM0S，只是各步骤离子注 入的杂质类型、各部分结构的掺杂类型与η型LDMOS相反。上述方法第2步中，对沟槽13的侧壁和底部进行离子注入，可以是硼(B)原子或 二氧化硼(BF2+)离子。上述方法第2步中，对沟槽13的侧壁和底部进行离子注入，剂量例如为1 X IO11 1 X IO12原子每平方厘米(或离子每平方厘米)，能量例如为10 20keV。综上所述，本发明通过在LDMOS的沟槽侧壁和底部形成轻掺杂区，降低了沟槽在 垂直和水平方向的电场，从而较小热载流子注入效应对LDMOS带来的不利影响，提高LDMOS 的安全工作区和可靠性。
权利要求
1.一种LDM0S，自下而上分别包括衬底(10)、外延层(11)和阱(12)，外延层(11)与衬 底(10)的掺杂类型相同，阱(12)与外延层(11)的掺杂类型相反；阱(12)中具有沟槽(13)、阱(16)和重掺杂漏区02)，阱(16)和重掺杂漏区02)分 别在沟槽(1 的两侧且均不与沟槽(1 相重合；沟槽(13)的侧壁和底部具有衬垫氧化层(14)，沟槽(13)内填充有浅槽隔离结构(15)；阱(16)与阱(12)的掺杂类型相反，阱(16)的深度小于阱(12)的深度，阱(16)内具 有重掺杂源区和轻掺杂区(19)，重掺杂源区与阱(16)的掺杂类型相反，重掺杂 源区和轻掺杂区(19)的掺杂类型相同且重掺杂源区的掺杂浓度更大；重掺杂漏区0 与阱(1 的掺杂类型相同且但重掺杂漏区0 的掺杂浓度更大； 阱(12)之上分别是栅氧化层(17)和多晶硅栅极(18)，多晶硅栅极(18)的一侧在浅槽 隔离结构(15)的上方，另一侧在阱(16)的上方；多晶硅栅极(18)的两侧具有侧墙OOa)，多晶硅栅极(18)的上方具有介质OOb)； 其特征是所述阱(1 中靠近沟槽(1 的侧壁和底部处具有轻掺杂区(30)，轻掺杂 区(30)与阱(12)的掺杂类型相同且轻掺杂区(30)的掺杂浓度更小。
2.根据权利要求1所述的LDM0S，其特征是当所述LDMOS为η型LDMOS时，衬底(10)、外延层(11)、阱(16)为ρ型；阱(12)、轻掺 杂区(19)、重掺杂源区、重掺杂漏区02)为η型；当所述LDMOS为ρ型LDMOS时，衬底(10)、外延层(11)、阱(16)为η型；阱(12)、轻掺 杂区(19)、重掺杂源区(21)、重掺杂漏区02)为ρ型。
3.如权利要求1所述的LDMOS的制造方法，包括如下步骤第1步，在衬底(10)上外延生长一层与衬底(10)掺杂类型相同的外延层(11)，再在外 延层(11)中进行离子注入与高温退火，在外延层(11)的表面形成与外延层(11)掺杂类型 相反的阱(12)；第2步，在阱(1 表面刻蚀出一个沟槽(13)，在沟槽(1 的侧壁和底部氧化生长一层 衬垫氧化层(14)，再在硅片表面淀积一层介质，该层介质至少将沟槽(1 填充满，再将所 淀积的介质研磨至与阱(12)上表面齐平，此时在沟槽(13)内形成了浅槽隔离结构(15)； 在阱(12)中进行离子注入形成阱(16)，阱(16)的掺杂类型与阱(12)相反，阱(16)在 浅槽隔离结构(15)的一侧且两者不重合；第3步，在硅片表面生长一层氧化硅，再淀积一层多晶硅，刻蚀该层多晶硅和氧化硅从 而形成多晶硅栅极(18)和栅氧化层(17)；多晶硅栅极(18)的一侧在浅槽隔离结构(15)之 上，另一侧在阱(16)之上；在多晶硅栅极(18)靠近阱(16)的一侧进行轻掺杂漏注入，从而在阱(16)中形成与阱(16)掺杂类型相反的轻掺杂区(19)；在硅片表面淀积一层介质，该层介质高于多晶硅栅极(18)的上表面；反刻该层介质， 在多晶硅栅极(18)的两侧形成侧墙OOa)，在多晶硅栅极(18)的上方形成介质OOb)；第4步，在侧墙(20a)靠近阱(16)的一侧进行重掺杂源注入，从而在阱(16)中形成与 阱(16)掺杂类型相反的重掺杂源区；在浅槽隔离结构(15)远离阱(16)的一侧进行 重掺杂漏注入，从而在阱(1 中形成与阱(1 掺杂类型相同、掺杂浓度更高的重掺杂漏区(22)，重掺杂漏区02)与浅槽隔离结构(15)不重合；其特征是，所述方法第2步中，在刻蚀出沟槽(1 和在沟槽(1 的侧壁和底部生长 衬垫氧化层(14)之间还包括对沟槽(1 的侧壁和底部进行离子注入，离子注入类型与 阱(12)的杂质类型相反，从而在阱(12)的靠近沟槽(13)的侧壁和底部处形成轻掺杂区 (30)，轻掺杂区(30)与阱(12)的掺杂类型相同且轻掺杂区(30)的掺杂浓度更小。
4.根据权利要求3所述的LDMOS的制造方法，其特征是，当所述LDMOS为η型LDMOS 时，所述方法第2步中对沟槽(1 的侧壁和底部进行硼原子或二氧化硼离子的注入。
5.根据权利要求3所述的LDMOS的制造方法，其特征是，所述方法第2步中对沟槽 (13)的侧壁和底部进行离子注入的剂量为1 X IO11 1 X IO12原子每平方厘米，能量为10 20keVo
全文摘要
本发明公开了一种LDMOS，在传统LDMOS结构的基础上增加阱(12)中靠近沟槽(13)的侧壁和底部处具有轻掺杂区(30)，轻掺杂区(30)与阱(12)的掺杂类型相同且轻掺杂区(30)的掺杂浓度更小。本发明还公开了所述LDMOS的制造方法。传统LDMOS的漂移区为阱(12)，本发明LDMOS的漂移区为阱(12)和轻掺杂区(30)。这样本发明LDMOS便可降低沟道在垂直和水平方向上的电场，从而减小了漂移区的电子碰撞强度，使热载流子注入效应得到抑制，提高了LDMOS器件的安全工作区和可靠性。
文档编号H01L21/265GK102054864SQ20091020175
公开日2011年5月11日 申请日期2009年11月5日 优先权日2009年11月5日
发明者吕赵鸿, 张帅, 戚丽娜 申请人:上海华虹Nec电子有限公司