半导体晶片及半导体装置以及制作半导体晶片及装置的方法

专利名称：半导体晶片及半导体装置以及制作半导体晶片及装置的方法
技术领域：
本发明涉及半导体晶片及半导体装置，且更特定来说涉及一种制作半导体晶片及 半导体装置的方法。
背景技术：
随后用于半导体装置的制作的半导体晶片的制作是发展良好的技术领域。存在许 多不同半导体晶片制作方法，且也存在用预制作晶片制作半导体装置的许多已知方法。半 导体装置现在普遍存在于现代技术装置及设备中。尽管许多晶片及半导体装置构建在硅衬底或类似材料上，但某些装置优选地构建 在蓝宝石衬底上，例如基于氮化镓(GaN)的垂直发光二极管(LED)。在一些已知工艺中，使 用激光剥离(LLO)工艺移除所述蓝宝石衬底，从而暴露用于后续蚀刻及移除的各种η-型 层，以使得η-型电极可接触轻掺杂的η-型GaN层。然而，制造基于GaN的垂直LED及其它半导体装置的已知方法具有以下限制LL0 工艺在制造可靠、有效的LED方面是不足、具损坏性且效率低的。此外，由于对各种GaN层 的类似蚀刻选择性，可难以区分不同层之间的界面。相应地，需要一种解决已知方法的缺点 的制作半导体装置的方法。

发明内容
根据本发明的一个实施例，揭示一种半导体晶片。所述半导体包括衬底；所述衬 底上的多个陶瓷抛光止挡件；生长在所述衬底上的一个或一个以上缓冲层；及所述一个或 一个以上缓冲层上的一个或一个以上外延层。根据本发明的另一实施例，揭示一种发光二极管。所述发光二极管包括衬底；生 长在所述衬底上的多个半导体层，其中所述多个半导体层包括有源层及多个陶瓷抛光止挡 件；及施加到所述多个半导体层中的一者或一者以上的一个或一个以上电极。根据本发明的另一实施例，揭示一种制作半导体装置的方法。所述制作半导体装 置的方法包括提供衬底；在所述衬底上形成多个陶瓷抛光止挡件；在所述衬底上生长一 个或一个以上缓冲层；及在所述一个或一个以上缓冲层上生长一个或一个以上外延层。根据以下详细说明，本发明的再其它实施例对所属领域的技术人员将变得显而易 见，其中以图解说明的方式来描述本发明的实施例。应认识到，本发明可具有其它且不同的 实施例，且可对其若干细节作出各种方面的修改，此均不背离本发明的精神及范围。


图1是根据本发明的实施例半导体晶片的显示抛光止挡件的形成的截面图。图2是根据本发明的实施例半导体晶片的显示外延层的生长的截面图。图3是根据本发明的实施例半导体晶片的显示抛光止挡件在外延层上的形成的 截面图。图4是根据本发明的实施例半导体晶片的显示光子结构在外延层中的形成的截 面图。图5是根据本发明的实施例半导体晶片的显示与蚀刻止挡层组合的抛光止挡件 的形成的截面图。图6是根据本发明的实施例半导体晶片的显示抛光止挡层的形成的截面图。图7是根据本发明的实施例半导体装置的显示抛光止挡件的形成的截面图。图8是根据本发明的实施例半导体装置的显示内建触点的形成的截面图。图9是根据本发明的实施例半导体装置的显示新衬底的形成的截面图。图10是根据本发明的实施例半导体装置的显示经图案化镀敷的截面图。图11是根据本发明的实施例半导体装置的显示衬底移除的截面图。图12是根据本发明的实施例半导体装置的显示实例性半导体装置表面变化的截 面图。图13是根据本发明的实施例半导体装置的显示内建触点的形成的截面图。图14A是根据本发明的实施例半导体晶片的显示抛光止挡件的形成的截面图。图14B是根据本发明的另一实施例半导体晶片的显示抛光止挡件的形成的截面 图。图14C是根据本发明的另一实施例半导体晶片的显示抛光止挡件的形成的截面 图。图15是根据本发明的实施例半导体晶片的显示外延层的生长的截面图。图16是根据本发明的实施例半导体晶片的显示抛光止挡件在外延层上的形成的 截面图。图17是根据本发明的实施例半导体晶片的显示与蚀刻止挡层组合的抛光止挡件 的形成的截面图。图18是根据本发明的实施例半导体装置的显示抛光止挡件的形成的截面图。图19是根据本发明的实施例半导体装置的显示新衬底的形成的截面图。图20是根据本发明的实施例半导体装置的显示衬底移除的截面图。图21是根据本发明的实施例半导体装置的显示实例性半导体装置表面变化的截 面图。图22A是根据本发明的实施例的垂直LED结构。图22B是根据本发明的实施例的垂直LED结构。图22C是根据本发明的实施例的垂直LED结构。图23是根据本发明的另一实施例的倒装芯片LED结构。
具体实施例方式在以下说明中，参照附图，附图中以图解说明的方式显示了本发明的具体实施例。 应理解，可使用其它实施例并且可在不背离本发明范围的前提下作出结构性及其它改变。 此外，各种实施例及来自各种实施例中的每一者的方面可以任何合适组合形式使用。相应 地，应将图式及详细说明视为性质上为说明性而非限制性。一般来说，本发明针对半导体晶片、半导体装置及制作半导体晶片及装置的方法。 本发明的实施例适合与衬底替换一同使用，其中通过半导体晶片或半导体装置的组成来促 进衬底的移除且施加新的第二衬底。图1到6—般来说针对制作半导体晶片的方法。图7 至13 —般来说针对使用参照图1到6所描述的半导体晶片制作半导体装置的方法。图14A 到22C—般来说针对所述半导体晶片的第二实施例及制作半导体晶片及半导体装置的方 法。第二实施例包括可用于(举例来说)位错降低、在外延横向过生长期间降低堆叠错误 且实现改善的内部量子效率的光增强层。在本发明的实施例中，抛光止挡件包括陶瓷材料 且所述抛光止挡件可用作所述光增强层。参照各图所显示及描述的实施例可用于LED的制作中，且具体来说用于基于GaN 的垂直LED。然而，应了解，所描述之方法并不限于任何具体工程设计应用且可根据本发明 的实施例制作任何合适的半导体装置，例如LED、激光二极管、晶体管及其它功率装置、独立 半导体材料的生长及制作以及其它合适应用。在基于GaN的LED的制作中，具体来说，移除基底蓝宝石衬底且用新衬底取代所述 基底蓝宝石衬底具有优点，例如，改善的热管理、通过新暴露表面上的表面纹理化实现的增 强的光抽取及电流分布中的更高均勻性。根据本发明的实施例，一般来说通过用于半导体 装置的制作(例如，LED的制造)中的使用抛光止挡件的机械薄化方法(例如，碾磨、研磨、 抛光及/或化学机械抛光)来执行蓝宝石衬底的移除。根据本发明的实施例，在晶片生长 或晶片制作阶段期间提供抛光止挡件，从而提供较高的良率及改善的装置性能。贯穿所述说明，使用前缀“U-”表示未经掺杂或轻掺杂，“P-”表示P-型或正性，且 “Π-”表示η-型或负性。现在参照各图，图1是根据本发明的实施例半导体晶片的显示抛光止挡件的形成 的截面图。提供衬底100。在所述衬底上形成抛光止挡件102。可使用任一合适方法形成 所述抛光止挡件。根据称作减法方法的一个实例性方法，将硬材料层施加到衬底100的整 个表面。然后在所述硬材料层中形成图案，从而移除所述硬材料层的不需要部分且仅留下 需要的抛光止挡件102。根据称作加法方法的另一实例性方法，跨越衬底100的表面形成掩 模图案，从而留下孔或沟槽或其它所需形状的开口。然后，跨越衬底100沉积硬材料且将所 述硬材料沉积到所述开口中。然后，移除所述掩模图案，从而沿衬底100的表面留下抛光止 挡件102。可使用已知光致抗蚀剂工艺进行掩模的施加及移除。根据一个实施例，在衬底 100上形成抛光止挡件102。然而，根据另一实施例，在所述半导体晶片的其它层上形成抛 光止挡件102。—个实例性衬底由蓝宝石制成，其非常适合于垂直LED制作工艺。本发明的实施 例可尤其适合与型III-V、非硅材料一同使用。在型III-V材料中，外延生长工艺可在稍后 形成在半导体晶片上的装置的构造及操作中是重要的。然而，本发明的应用未必应限于这 些材料，且可根据本发明的实施例使用任何其它合适的衬底材料。
所述硬材料是任一合适的硬材料。在一个实例性实施例中，所述硬材料在用于晶 片或装置中的所有材料中是最硬的。所述硬材料可以是金刚石膜或类金刚石碳(DLC)膜。 用作抛光止挡件102的其它合适硬材料可以是(举例来说)金刚石、类金刚石碳(DLC)、氮 化钛(TiNx)、钛钨(Tiffx)合金、过渡金属氮化物或其它合适材料。抛光止挡件的大小可以 是正在制作的晶片的特定应用所要求的任何宽度及高度。此外，用于描述抛光止挡件102 的术语“硬”并不意指限于给出的实例或限于任何具体硬度或软度等级，而是可以是适合完 成所描述方法的任一类型的材料。图2是根据本发明的实施例半导体晶片的显示外延层的生长的截面图。在以抛光 止挡件102形式将所述硬材料施加到衬底100之后，在衬底100上生长一个或一个以上外延 层104、106。在图2中所示的所图解说明实施例中，在衬底100上生长缓冲层104，例如U-GaN 层。尽管显示仅一个层外延106生长在缓冲层104上，但此层既定表示根据特定应用要求可 生长的任一数目的任何合适半导体材料层。类似地，尽管显示仅一个缓冲层104，但此层既定 表示所要求的一个或一个以上缓冲层。用于外延生长的一个实例性配置(其可用于产生GaN LED)包括生长在蓝宝石衬底100上的未经掺杂或轻掺杂U-GaN层，随后是一个或一个以上轻 掺杂η-型GaN(Ii-GaN)层、具有多个量子阱(MQW)结构的有源层及ρ-型GaN(p-GaN)层。然 而，所图解说明的实例不打算将本发明限定为不同外延层的任一特定数目或排序。一般来说，可能难以知道U-Gan层的厚度，且也难以明确地知道U-GaN与剩余层 (例如，η-型层)之间的界面或结。相应地，在已知制作方法中做此的能力已证明是困难 的、成本高的及/或不可能的。因此，本发明的实施例还提供对U-GaN层的明确移除，从而 以所要求程度的明确性知道应在何处停止蓝宝石衬底移除。图3是根据本发明的实施例半导体晶片的显示抛光止挡件在外延层上的形成的 截面图。在图3中所示的所图解说明实施例中，在衬底100上生长一个或一个以上第一缓 冲层104。然后在第一缓冲层104中的一者上形成抛光止挡件102。可在抛光止挡件102 上生长另外一个或一个以上缓冲层105。然后可在第二缓冲层105上生长一个或一个以上 外延层106。如参照图2类似地描述，尽管显示仅一个层106生长在第二缓冲层105上，但 此层既定表示根据特定应用要求可生长的任一数目的任何合适半导体材料层。图4是根据本发明的实施例半导体晶片的显示光子结构在外延层中的形成的截 面图。图4中所图解说明的实例性实施例类似于图2，其具有衬底100、施加到衬底100的 抛光止挡件102、一个或一个以上缓冲层104及生长在一个或一个以上缓冲层104上的一 个或一个以上外延层106。将光改变材料108添加到一个或一个以上缓冲层104。在制作 LED的情况下，光改变材料108可以是用于增强光抽取的光散射元件。举例来说，可通过蚀 刻或通过将材料添加到层(例如，二氧化硅(SiO2)或氮化硅(SiN))来添加光子晶体结构。 所述光子结构也可以是真空或在材料层内的预定位置处不包括材料。图5是根据本发明的实施例半导体晶片的显示与蚀刻止挡层组合的抛光止挡件 的形成的截面图。图5中所图解说明的实例性实施例类似于图2，其具有衬底100、施加到衬 底100的抛光止挡件102、一个或一个以上缓冲层104、105及生长在一个或一个以上缓冲层 104、105上的一个或一个以上外延层106。另外，在一个或一个以上缓冲层104中或之间生 长蚀刻止挡层103。蚀刻止挡层103在稍后蚀刻工艺期间可以是有利的。在一个实施例中， 将使用高选择性湿式蚀刻，然而也可使用所属领域的技术人员已知的干式蚀刻及其它合适的蚀刻方法。一个或一个以上止挡层可用于衬底100的移除之后的后续工艺。举例来说， 可在止挡层103处终止蚀刻工艺。所述止挡层也可用作泄露降低层，例如在稍后使用晶片 制造晶体管等时。根据一个实施例，止挡层103是具有Al JnyGa(1_x_y)N性质的AlInGaN层。在一个实 施例中，χ小于或等于约0.35。在另一实施例中，χ小于或等于约0.4。在另一实施例中，χ 可在0.2到0.5的范围中。在另一实施例中，y小于或等于约0. 1。在另一实施例中，y小于 或等于约0. 2或在0. 05到0. 25的范围中。然而，可使用其它合适值及χ及y值的其它范 围。根据另一实施例，止挡层103可以是具有性质Alxfeia_x)N层的高度掺杂AlGaN层。AlGaN 层的一个可能厚度可小于0.2 μ m。在另一实施例中，AKiaN层的厚度可等于约0.2 μ m。在 一个实施例中，所述层厚度应足够薄以用于到AlN层中的η掺杂。如果较厚AlxGa(1_x)N层用 作止挡层，那么Al摩尔分数应小于约0. 35以便实现Si到AKiaN层中的更容易掺杂。所述止挡层提供高蚀刻选择性。一种高蚀刻选择性方法使用光电化学(PEC)湿式 蚀刻，其是高带隙相依蚀刻选择性。PEC蚀刻是电子空穴对的光生作用，其增强电化学反应 中的氧化及还原反应。根据本发明的实施例，止挡层103也可包含AIN/GaN超晶格结构。所 述超晶格止挡层包含GaN层及AlN层，其一同形成AIN/GaN超晶格( 30A° /30A° )止 挡层。所述超晶格结构由邻近AlN及GaN层形成。所述超晶格结构可包含任一所需数目的 AlN 与 feiN 对。图6是根据本发明的实施例半导体晶片的显示抛光止挡层的形成的截面图。图6 中所图解说明的实例性实施例类似于图2，其具有衬底100、施加到衬底100的抛光止挡件 102、一个或一个以上缓冲层104、105及生长在一个或一个以上缓冲层104、105上的一个或 一个以上外延层106。另外，将抛光止挡层110添加到抛光止挡件102中的每一者。抛光止 挡层110可减小抛光止挡件102与缓冲层104之间的应力或晶格不匹配。抛光止挡层110 也可用于外延横向过生长的位错降低。根据一个实施例，抛光止挡件102中的每一者由第一材料制成，且所述抛光止挡 层中的每一者由第二材料制成，所述两种材料之间的差异提供优点。根据另一实施例，所述 抛光止挡层可完全包围并覆盖所述抛光止挡件，以使得所述抛光止挡件的任何部分均不接 触邻近于抛光止挡件102的包围层。现在参照图7到13，参照照图1到6描述的半导体晶片可进一步用于制作半导体装置。图7是根据本发明的实施例半导体装置150的显示抛光止挡件的形成的截面图。 图7中所图解说明的实例性实施例除其它层以外还包括图2中所示的组件。半导体装置 150包括衬底200、施加到衬底200的抛光止挡件202、生长在衬底200上的一个或一个以上 缓冲层204及生长在一个或一个以上缓冲层204上的一个或一个以上外延层206。另外， 在半导体装置的制作期间，可使用积层或层压工艺或任何其它合适制作工艺将额外层添加 到一个或一个以上外延层206。在所图解说明的实施例中，半导体装置150包括一个或一 个以上金属层220、222。一个或一个以上金属层220、222可以是特定应用所要求的任何材 料，例如欧姆触点、反射镜、镀敷种层、接合材料、针对应力的缓冲层或其它金属层。图8是根据本发明的实施例半导体装置的显示内建触点的形成的截面图。图8中 所图解说明的实例性实施例类似于图7中所示的实例性实施例，半导体装置150具有衬底200、施加到衬底100的抛光止挡件202、生长在所述衬底上的一个或一个以上缓冲层204、 生长在一个或一个以上缓冲层204上的一个或一个以上导电层205、生长在一个或一个以 上导电层205上的一个或一个以上外延层206及添加到一个或一个以上外延层206的一个 或一个以上金属层220、222。半导体装置150进一步包括延伸到一个或一个以上导电层205 中的内建η-型触点224。η-型触点2Μ可由绝缘材料2 包围以防止或减小与其它半导 体装置层的接触。图9是根据本发明的实施例半导体装置的显示新衬底的形成的截面图。图9中 所图解说明的实例性实施例类似于图7中所示的实例性实施例，半导体装置150具有衬底 200、施加到衬底200的抛光止挡件202、生长在衬底200上的一个或一个以上缓冲层204、 生长在一个或一个以上缓冲层204上的一个或一个以上外延层206及添加到一个或一个以 上外延层206的一个或一个以上金属层220、222。半导体装置150进一步包括接合或镀敷 到一个或一个以上金属层220、222的第二衬底230。举例来说，所述第二衬底可由任一合适 材料形成，例如铜或适合作为半导体装置衬底的其它材料。图10是根据本发明的实施例半导体装置的显示经图案化镀敷的截面图。图10中 所图解说明的实例性实施例类似于图9中所示的实例性实施例，半导体装置150具有衬底 200、施加到衬底200的抛光止挡件202、生长在衬底200上的一个或一个以上缓冲层204、 生长在一个或一个以上缓冲层204上的一个或一个以上外延层206、添加到一个或一个以 上外延层206的一个或一个以上金属层220、222及接合或镀敷到一个或一个以上金属层 220,222的第二衬底230。在所图解说明的实施例中，第二衬底230的经图案化镀敷232在 将半导体装置150分离为个别单独组件时可促进切片及应力释放。在一个实施例中，使用 光致抗蚀剂工艺形成经图案化镀敷232。图11是根据本发明的实施例半导体装置的显示衬底移除的截面图。图11中所图 解说明的实例性实施例类似于图9中所示的实例性实施例，半导体装置150具有形成在施 加到衬底200的一个或一个以上缓冲层204中的抛光止挡件202(图9及10)、生长在一个 或一个以上缓冲层204上的一个或一个以上外延层206、添加到一个或一个以上外延层206 的一个或一个以上金属层220、222及接合或镀敷到一个或一个以上金属层220、222的第二 衬底230。在图11的所图解说明实施例中，当与图9及10相比时，衬底200已被移除。在 一个实施例中，通过机械薄化工艺移除衬底200，所述工艺一般来说可包括作为所述工艺的 部分的对表面的碾磨、研磨、抛光或化学机械抛光。可使用其它移除方法。然而，结合本发 明的实施例使用机械薄化方法提供增加的速度及准确性优点。如图11中所图解说明，通过 机械薄化工艺进行的移除在抛光止挡件202的端处停止。由于抛光止挡件202由硬材料制 成，可明确且精确地在所述抛光止挡件的位置处停止机械薄化，从而留下剩余层。此外，通 过使用抛光止挡件202，可将剩余表面的平坦性控制在所要求限制内。图12是根据本发明的实施例半导体装置的显示实例性半导体装置表面变化的截 面图。图12中所图解说明的实例性实施例类似于图11中所示的实例性实施例，半导体装 置150具有形成在施加到衬底200的一个或一个以上缓冲层204中的抛光止挡件202 (图9 及10)、生长在一个或一个以上缓冲层204上的一个或一个以上外延层206、添加到一个或 一个以上外延层206的一个或一个以上金属层220、222及接合或镀敷到一个或一个以上金 属层220、222的第二衬底230。在蚀刻工艺期间已移除缓冲层204的至少一部分，从而暴露抛光止挡件202的至少部分。出于图解说明的目的已在半导体装置150上显示多个不同 LED特征。举例来说，图12中显示的是表面纹理化M0、钝化242及欧姆触点或接合垫M4、 微透镜246及透明接触层M8。另外，经图案化镀敷232形成在第二衬底230及一个或一 个以上金属层220、222中以在将半导体装置150分离为个别单独组件时促进切片及应力释 放。图13是根据本发明的实施例半导体装置的显示内建触点的形成的截面图。图13 中所图解说明的实例性实施例类似于图12中所示的实例性实施例，其进一步包括延伸到 一个或一个以上导电层205中的内建η-型触点224。η-型触点2 可由绝缘材料2 包 围以防止或减小与其它半导体层的接触。现在参照图14A到21，其显示并图解说明半导体晶片及制作半导体的方法。除非 另外描述，否则参照图14A到21显示及图解说明的半导体晶片的实施例及制作所述半导体 晶片的方法类似于参照图1到13所描述的实施例及方法。图14A是根据本发明的实施例半导体晶片的显示抛光止挡件的形成的截面图。提 供衬底1400。在所述衬底上形成抛光止挡件1402。可使用任一合适方法形成抛光止挡件 1402。根据称作减法方法的一个实例性方法，将硬材料层施加到衬底1400的整个表面。然 后在所述硬材料层中形成图案，从而移除所述硬材料层的不需要部分且仅留下需要的抛光 止挡件1402。举例来说，可使用反应性离子蚀刻(RIE)来形成硬材料的图案。也可通过化 学气相沉积或物理气相沉积来形成抛光止挡件。根据称作加法方法的另一实例性方法，跨 越衬底100的表面形成掩模图案，从而留下孔或沟槽或其它所需形状的开口。然后，以纳米 结构的形式跨越衬底1400沉积或在衬底1400上生长所述硬材料。在另一实施例中，使用 凹入方法，可制作完全穿过所述硬材料的孔且用半导体材料填充所述孔。相应地，所述半导 体材料可由位于所述硬材料的两侧上的其它半导体材料或组件接触。根据一个实施例，抛 光止挡件1402形成在衬底1400上。然而，根据另一实施例，抛光止挡件1402形成在所述 半导体晶片的其它层上。根据一个实施例，所述抛光止挡件可形成在经图案化衬底上，如图 14B中所显示及描述。一个实例性衬底由蓝宝石制成，其非常适合于垂直LED制作工艺。本发明的实施 例可尤其适合与型III-V、非硅材料一同使用。在型III-V材料中，外延生长工艺可在稍后 形成在半导体晶片上的装置的构造及操作中是重要的。然而，本发明的应用未必应限于这 些材料，且可根据本发明的实施例使用任何其它合适的衬底材料。参照图14A到22C使用的硬材料包括陶瓷材料或基于陶瓷的材料。在一个实施例 中，所述陶瓷是氮化硼或基于氮化硼的材料。然而，根据另一实施例，可使用其它陶瓷材料， 例如TiSiN或TiAIN。根据一个实施例，可使用过渡金属氮化物材料。根据一个实施例，所 述硬材料的摩擦系数低于原始衬底及所述衬底上的半导体层的摩擦系数。可使用任何合适 形式的氮化硼，例如立方氮化硼、三元氮化硼、碳化氮化硼(CBN)、镓三元氮化硼(GeBN)、氟 氮化硼(BFN)、氧氮化硼(BNO)、氮化硼纤维、氮化硼纳米网、氮化硼纳米结构(包括(举例 来说)纳米管、纳米线、纳米锥及纳米角)或含氮化硼复合物。在一个实施例中，所述陶瓷 材料对于由形成在根据本发明的实施例的半导体晶片中的有源层发射的光是透明的，所述 陶瓷材料具有低于邻近于所述陶瓷材料的半导体层的折射率低的折射率。相应地，使用具 有低于所述有源区域的折射率的硬材料可减少被反射光的量。
根据一个实施例，所述陶瓷材料在高压力环境中或高温度环境中或高压力及高温 度两者的环境中生长。可使用以下技术执行形成所述陶瓷材料(例如，纳米管)(a)电弧 放电技术，在惰性氛围或 或NH3中对HfB2/Ta-BN电极(含硼)进行电弧处理；(b)在高温 度(例如，1200°C )下在惰性氛围中对与纳米大小的Ni及Co粉末混合的氮化硼(BN)粉末 进行激光消融；(c)取代反应，例如CNT，其中在高温度(例如，1500°C )下在N2下使用CNT 模板化03粉末形成BN纳米管；(d)化学气相沉积，在> 1000°C的高温度下，前驱物(例如， B4N3O2H^B3N3H6) +催化剂，例如NiB或Ni2B粉末；或(e)球磨削，在NH3气体中使用元素B，随 后在N2或Ar下在高温度(例如，1000°C到1200°C )下进行热退火。可将硬材料抛光止挡件图案化或使其生长为任一合适图案或形状。举例来说，每 一抛光止挡件可具有圆形、矩形、三角形截面或为锥形。所述抛光止挡件可以任何图案分布 在半导体晶片上，例如任一合适栅格图案的栅格。可根据特定应用优化抛光止挡件的图案 的大小、宽度及间距。根据一个实施例，所述抛光止挡件可由多个层的堆叠组成，所述多个 层的堆叠的至少一个层包括基于氮化硼的材料。根据一个实例性实施例，通过干式蚀刻(例如，氢气体下的辅助RIE)来进行硬材 料(例如，氮化硼纳米锥或纳米柱)的蚀刻。此种蚀刻方法将涉及通过高能量离子碰撞的 物理蚀刻及通过反应性氢原子/离子的化学蚀刻两者。所述化学蚀刻中所涉及的反应可以 是N(表面)+xH(g) -NHx(g) ；B (表面)+xH(g) — BHx(g)。使用金属蚀刻掩模(例如，Ti、 Al或Au)来诱发优选的RIE。根据一个实施例，可通过在经图案化掩模上沉积且然后剥离 所述掩模来实现硬材料图案化。然而，使用合适的嵌入材料，例如衬底上的基于氮化硼的材料，可不仅改善外延层 中的位错密度及堆叠错误以实现更好的内部量子效率，而且在已知所述嵌入材料具有高硬 度等级的情况下所述嵌入材料也可在衬底移除工艺中充当抛光止挡件。此外，通过合适地 调整基于氮化硼的材料，当与GaN(n 2. 5)及空气(η 1)相比时，其在中间的折射率 (η 1. 7到2. 1)也可有助于散射及/或增强光抽取。考虑n-GaN层中的微柱结构，微柱化6鄉/01 LED样本的350mA下的光输出功率与 常规hGaN/Cu LED的光输出功率相比可改善39%。此改善是因为在微柱表面处散射发射 光而导致的光子逸出概率增加而产生。通过进一步优化微柱间距，可实现更好的光抽取效率。图14B是根据本发明另一实施例的半导体晶片的显示抛光止挡件的形成的截面 图。在图14B的所图解说明实施例中，使抛光止挡件1402生长到衬底1400中或生长到衬 底1400的表面下方。在所述生长工艺期间，将孔或凹穴制作到衬底1400中，且用于形成抛 光止挡件1402的材料至少部分位于所述孔或凹穴中。图14C是根据本发明另一实施例的半导体晶片的显示抛光止挡件的形成的截面 图。根据一个实施例，抛光止挡件1402中的每一者由第一材料制成，且抛光止挡件1402中 的每一者包括由第二材料制成的保形层或覆盖层1403。两种材料之间的差异可提供优点。 在图14C中所图解说明的实施例中，所述抛光止挡层完全包围并覆盖所述抛光止挡件，以 使得所述抛光止挡件的任何部分均不接触邻近于抛光止挡件1402的包围层。然而，所述保 形层也可覆盖抛光止挡件1402的一部分，例如抛光止挡件1402的顶部。举例来说，保形层 1403可包括SiO2或SiNx或这些材料中的一种或一种以上的多个层，或由其组成。在另一实施例中，保形层1403提供与参照图6所图解说明及描述的抛光止挡层110类似的功能。图15是根据本发明的实施例半导体晶片的显示外延层的生长的截面图。在以抛 光止挡件的形式将硬材料施加到衬底1400之后，在衬底1400上生长一个或一个以上外延 层1404、1406。在图15中所示的所图解说明实施例中，在衬底1400上生长缓冲层1404，例 如U-GaN层或GaN包覆层。尽管显示仅一个层外延1406生长在缓冲层1404上，但此层既定 表示根据特定应用要求可生长的任一数目的任何合适半导体材料层。用于外延生长的一个 实例性配置(其可用于产生GaN LED)包括生长在蓝宝石衬底1400上的未经掺杂或轻掺杂 U-GaN层1404，随后是一个或一个以上轻掺杂η-型GaN(Ii-GaN)层、具有多个量子阱(MQW) 结构的有源层及P-型GaN(P-GaN)层。然而，所图解说明的实例不打算将本发明限定为不 同外延层的任一特定数目或排序。图16是根据本发明的实施例半导体晶片的显示抛光止挡件在外延层上的形成的 截面图。在图16中所示的所图解说明实施例中，在衬底1400上生长一个或一个以上第一 缓冲层1404。然后在所述第一缓冲层1404中的一者上形成抛光止挡件1402。可在抛光止 挡件1402上生长另外一个或一个以上缓冲层1405。然后可在第二缓冲层1405上生长一个 或一个以上外延层1406。如参照图15类似地描述，尽管显示仅一个层1406生长在第二缓 冲层1405上，但此层1406既定表示根据特定应用要求可生长的任一数目的任何合适半导 体材料层。图17是根据本发明的实施例半导体晶片的显示与蚀刻止挡层1403组合的抛光止 挡件的形成的截面图。图17中所图解说明的实例性实施例类似于图15，其具有衬底1400、 施加到衬底1400的抛光止挡件1402、一个或一个以上缓冲层1404、1405及生长在一个或一 个以上缓冲层1404、1405上的一个或一个以上外延层1406。另外，在一个或一个以上缓冲 层1404、1405中或之间生长蚀刻止挡层1403。蚀刻止挡层1403在稍后蚀刻工艺期间可以 是有利的。在一个实施例中，将使用高选择性湿式蚀刻，然而也可使用所属领域的技术人员 已知的干式蚀刻及其它合适的蚀刻方法。一个或一个以上止挡层可用于衬底1400的移除 之后的后续工艺。举例来说，可在止挡层1403处终止蚀刻工艺。所述止挡层也可用作泄露 降低层，例如在稍后使用晶片制造晶体管等时。现在参照图18到21，参照照图14到17描述的半导体晶片可进一步用于制作半导
体装置。图18是根据本发明的实施例半导体装置1850的显示抛光止挡件的形成的截面 图。图18中所图解说明的实例性实施例除其它层以外还包括图2中所示的组件。半导体 装置1850包括衬底1400、施加到衬底1400的抛光止挡件1402、生长在衬底1400上的一个 或一个以上缓冲层1404及生长在所述一个或一个以上缓冲层1404上的一个或一个以上外 延层1406。另外，在半导体装置的制作期间，可使用积层或层压工艺或任何其它合适制作 工艺将额外层添加到一个或一个以上外延层1406。在所图解说明的实施例中，半导体装置 1850包括一个或一个以上金属层1420、1422。一个或一个以上金属层1420、1422可以是特 定应用所要求的任何材料，例如欧姆触点、反射镜、镀敷种层、接合材料、针对应力的缓冲层 或其它金属层。可将一个或一个以上金属层1420、1422图案化且其不需要彼此完全接触。图19是根据本发明的实施例半导体装置的显示新衬底的形成的截面图。图19中 所图解说明的实例性实施例类似于图18中所示的实例性实施例，半导体装置1850具有衬底1400、施加到衬底1400的抛光止挡件1402、生长在衬底1400上的一个或一个以上缓冲 层1404、生长在一个或一个以上缓冲层1404上的一个或一个以上外延层1406及添加到一 个或一个以上外延层1406的一个或一个以上金属层1420、1422。半导体装置1850进一步 包括接合或镀敷到一个或一个以上金属层1420、1422的第二衬底1430。举例来说，第二衬 底1430可由任一合适材料形成，例如铜或适合作为半导体装置衬底的其它材料。图20是根据本发明实施例的半导体装置的显示衬底移除的截面图。图20中所图 解说明的实例性实施例类似于图19中所示的实例性实施例，半导体装置1850具有形成在 施加到衬底1400的一个或一个以上缓冲层1404中的抛光止挡件1402(图19)、生长在一 个或一个以上缓冲层1404上的一个或一个以上外延层1406、添加到一个或一个以上外延 层1406的一个或一个以上金属层1420、1422及接合或镀敷到一个或一个以上金属层1420、 1422的第二衬底1430。在图20的所图解说明实施例中，当与图9相比时，衬底1400已被 移除。在一个实施例中，通过机械薄化工艺移除衬底1400，所述工艺一般来说可包括作为所 述工艺的部分的对表面的碾磨、研磨、抛光或化学机械抛光。可使用其它移除方法。然而， 结合本发明的实施例使用机械薄化方法提供增加的速度、准确性及生产量的优点。如图20 中所图解说明，通过机械薄化工艺进行的移除在抛光止挡件1402的端处停止。由于抛光止 挡件1402由硬材料制成，可明确且精确地在所述抛光止挡件的位置处停止机械薄化，从而 留下剩余层。此外，通过使用抛光止挡件1402，可将剩余表面的平坦性控制在所要求限制 内。图21是根据本发明实施例的半导体装置的截面图。图21中所图解说明的实例性 实施例类似于图20中所示的实例性实施例，半导体装置1850具有形成在施加到衬底1400 的一个或一个以上缓冲层1404中的抛光止挡件1402(图19)、生长在一个或一个以上缓冲 层1404上的一个或一个以上外延层1406、添加到一个或一个以上外延层1406的一个或一 个以上金属层1420、1422及接合或镀敷到一个或一个以上金属层1420、1422的第二衬底 1430。在蚀刻工艺期间已移除缓冲层1404的至少一部分，从而暴露抛光止挡件1402的至 少部分。另外，在第二衬底1430及一个或一个以上金属层1420、1422中形成非导电隔离层 1432以在将半导体装置1850分离为个别单独组件时促进切块及应力释放。图22A是根据本发明的实例性实施例的垂直LED结构2200。垂直LED结构2200 包括替换衬底2202、ρ-金属2204、p-GaN层2206、多量子阱层2208、n-GaN层2210、抛光止 挡件2214及形成在n-GaN层2210或n-GaN层2210及抛光止挡件2214上的电极2216。图22B是根据本发明的实施例的垂直LED结构2300。在图22B中，垂直LED结构 2300的GaN缓冲层2212已经蚀刻以使得电极2216可直接接触n_GaN层2210。剩下抛光 止挡件2214及抛光止挡件2214下方的GaN缓冲层的部分。类似地，可根据特定实施方案 的要求蚀刻任何合适的层。图22C是根据本发明的实施例的垂直LED结构M00。图22C中所示的垂直LED结 构类似于图22B中所示的垂直LED结构。然而，在图22C中所示的垂直LED结构MOO中， 当与图22B相比时，电极2216附近的抛光止挡件2214也已经移除。相应地，根据特定应用 的要求，抛光止挡件2214可保留在LED结构上或被移除。图23是根据本发明的另一实例性实施例的倒装芯片LED结构。倒装芯片LED结 构2500被配置为倒装芯片LED，其包括蓝宝石衬底2302、p-金属层2322、p_GaN层2306、多量子阱层2308、n-GaN层2310、GaN缓冲层2312、抛光止挡层2314及形成在n_GaN层2310 上的η-电极23 。LED结构2300被软焊到载体23 。在常规半导体晶片中，当应用机械薄化方法时，如果待抛光的平面非常大，那么层 的厚度中的变化对于有用的实际应用来说可能太大。根据本发明的实施例，包括抛光止挡 件用于有效地减小所述平面的大小以使得所述厚度中的变化减小，即使所述平面的总大小 较大。因此，可通过控制所述抛光止挡件的大小及/或其之间的距离来获得可接受的变化 范围。尽管将所述抛光止挡件大体显示为正方形或矩形，但根据本发明的实施例的抛光止 挡件可以是任一形状，例如线、点、圆形、三角形或矩形，且可位于所述平面上的任何合适位 置中。尽管已参照所图解说明的实施例特定对本发明予以显示及描述，但所属领域的技 术人员应理解，在不背离本发明的精神及范围的前提下可在形式及细节上作出改变。举例 来说，尽管图14A到23的实施例中所图解说明的半导体装置并入有施加到蓝宝石衬底的抛 光止挡件，但所述半导体装置的其它实施例可并入有施加到所述半导体装置的外延层的抛 光止挡件，如上文参照图3及16所描述。相应地，以上说明既定提供本发明的实例性实施 例，且本发明的范围不受所提供的具体实例限制。
权利要求
1.一种半导体晶片，其包含衬底；所述衬底上的多个抛光止挡件，所述抛光止挡件包括陶瓷材料；生长在所述衬底上的一个或一个以上缓冲层；及所述一个或一个以上缓冲层上的一个或一个以上外延层。
2.根据权利要求1所述的半导体晶片，其中所述多个抛光止挡件中的每一者包括基于 氮化硼的材料。
3.根据权利要求1所述的半导体晶片，其中所述多个抛光止挡件中的每一者为多层抛 光止挡件且所述多层抛光止挡件中的每一者的至少一个层包括基于氮化硼的材料。
4.根据权利要求1所述的半导体晶片，其中所述多个抛光止挡件中的每一者为多层抛 光止挡件且所述多层抛光止挡件中的每一者的至少一个层包括过渡金属氮化物材料。
5.根据权利要求1所述的半导体晶片，其中所述多个抛光止挡件使用反应性离子蚀刻 (RIE)形成。
6.根据权利要求1所述的半导体晶片，其中所述多个抛光止挡件对于可见光是透明的。
7.根据权利要求1所述的半导体晶片，其中所述一个或一个以上外延层中的一者为具 有折射率的邻近层，所述邻近层邻近于所述多个抛光止挡件，且其中所述多个抛光止挡件 中的每一者具有低于邻近半导体层的折射率的折射率。
8.根据权利要求1所述的半导体晶片，其中所述抛光止挡件中的每一者包括施加到相 关联抛光止挡件的保形层，且其中所述多个抛光止挡件中的每一者包括氮化硼且所述多个 保形层中的每一者由半导体或电介质材料制成。
9.根据权利要求6所述的半导体晶片，其中所述保形层中的每一者覆盖所述相关联抛 光止挡件的至少一侧。
10.根据权利要求1所述的半导体晶片，其中所述多个抛光止挡件包含光增强层。
11.一种发光二极管，其包含衬底；生长在所述衬底上的多个半导体层，其中所述多个半导体层包括至少一个有源层及多 个抛光止挡件，所述多个抛光止挡件中的每一者包括陶瓷材料；及施加到所述多个半导体层中的一者或一者以上的一个或一个以上电极。
12.根据权利要求11所述的发光二极管，其中所述多个抛光止挡件包括基于氮化硼的 材料。
13.根据权利要求11所述的发光二极管，其中所述多个抛光止挡件中的每一者为多层 抛光止挡件且所述多层抛光止挡件中的每一者的至少一个层包括基于氮化硼的材料。
14.根据权利要求11所述的发光二极管，其中所述多个抛光止挡件中的每一者为多层 抛光止挡件且所述多层抛光止挡件中的每一者的至少一个层包括过渡金属氮化物材料。
15.根据权利要求11所述的发光二极管，其中所述一个或一个以上外延层中的一者为 具有折射率的邻近层，所述邻近层邻近于所述多个抛光止挡件，且其中所述多个抛光止挡 件中的每一者具有低于所述邻近层的所述折射率的折射率。
16.根据权利要求11所述的发光二极管，其中所述抛光止挡件中的每一者包括施加到相关联抛光止挡件的保形层，且其中所述多个抛光止挡件中的每一者包括基于氮化硼的材 料且所述多个保形层中的每一者由半导体或电介质材料制成。
17.根据权利要求11所述的发光二极管，其中所述抛光止挡件中的每一者包含所述衬 底的表面上的图案，且其中所述抛光止挡件为用于光抽取的光散射元件。
18.一种制作半导体装置的方法，所述方法包含提供衬底；在所述衬底上形成多个抛光止挡件，所述多个抛光止挡件中的每一者包括陶瓷材料；在所述衬底上生长一个或一个以上缓冲层；及在所述一个或一个以上缓冲层上生长一个或一个以上外延层。
19.根据权利要求18所述的方法，其中所述多个陶瓷抛光止挡件中的每一者包括基于 氮化硼的材料。
20.根据权利要求18所述的方法，其中所述形成所述多个陶瓷抛光止挡件的步骤包括 在所述一个或一个以上外延层中的一者上生长一个或一个以上氮化硼结构。
21.根据权利要求18所述的方法，其中所述形成所述多个陶瓷抛光止挡件的步骤包括 在所述衬底上生长一个或一个以上氮化硼结构。
22.根据权利要求21所述的方法，其进一步包含使用反应性离子蚀刻(RIE)蚀刻所述 一个或一个以上氮化硼结构。
23.根据权利要求21所述的方法，其中所述生长一个或一个以上氮化硼结构的步骤包 括在所述衬底中形成孔且在所述衬底中的所述孔中生长所述一个或一个以上氮化硼结构。
24.根据权利要求18所述的方法，其进一步包含在所述多个抛光止挡件中的每一者上 形成保形层，且其中所述多个抛光止挡件中的每一者包括基于氮化硼的材料且所述多个保 形层中的每一者由半导体或电介质材料制成。
25.根据权利要求18所述的方法，其进一步包含将第二衬底附加到一个或一个以上金属层；及使用机械薄化工艺移除所述衬底。
全文摘要
本发明提供半导体晶片、半导体装置及制作半导体晶片及装置的方法。本发明的实施例尤其适合与衬底替换应用一起使用，例如在制作垂直LED的情况下。本发明的一个实施例包括一种制作半导体装置的方法，所述方法包含提供衬底；在所述衬底上形成多个抛光止挡件，所述多个抛光止挡件中的每一者包括陶瓷材料；在所述衬底上生长一个或一个以上缓冲层；及在所述一个或一个以上缓冲层上生长一个或一个以上外延层。另外，可执行将一个或一个以上金属层施加到所述一个或一个以上外延层、将第二衬底附加到所述一个或一个以上金属层及使用机械薄化工艺移除基底衬底的步骤。
文档编号H01L33/00GK102117866SQ200910265759
公开日2011年7月6日 申请日期2009年12月31日 优先权日2009年12月31日
发明者薛萍, 袁述 申请人:香港应用科技研究院有限公司