专利名称：半导体封装方法
技术领域：
本发明涉及一种半导体封装方法，特别是指一种不必使用模具进行封胶且可适用 于少量生产的半导体封装方法。
背景技术：
目前半导体的封装方法是在一基板上进行电子元件(如芯片)的打线接合 (wire-bonding)、封胶、及切割等封装步骤。其中，在封胶的步骤中，一般是使用铸模 (Molding)的方式，即利用一封胶模具压在该基板上，且该封胶模具的模穴对应覆盖在所有 电子元件上方，以形成一独立的填充空间。之后，将熔融状态的胶体(例如环氧树脂)填入 于模穴中。接着，经过高温固化程序之后，使胶体成型并将电子元件与连接在该基板与电子 元件之间的导线密封住。但是，上述利用铸模的封胶方式具有下列的问题1.改变设计不易，即设计上较无弹性，尤其在少量生产时，不符合经济效益。2.对于微小内联机(interconnect wires)会因为胶体在铸模过程中的熔化流动 而造成导线塌陷(wire sweep)的现象，从而造成线路短路而使得随后的封装产品失效。3.模具与相应设备的费用较为昂贵，导致制造成本与设备的维护成本都较高。4.会产生大量的材料废弃物，如脱模胶、废料(Molding Compound)等，造成环境 的污染，故不符合环保。因此，本发明人有感上述问题之可改善，乃潜心研究并配合学理之运用，而提出一 种设计合理且有效改善上述问题之本发明
实用新型内容
本发明之主要目的，在于提供一种利用印刷电路裸板而达到在设计上较具弹性且 可以适用于小批量生产的半导体封装方法。为实现上述目的，本发明提供一种半导体封装方法，包括以下步骤准备一基板， 该基板区分为多个封装区域，各封装区域以电性连接的方式设有多个电子元件；准备一印 刷电路裸板，该印刷电路裸板具有一贯穿该印刷电路裸板上下表面的容置孔；将该印刷电 路裸板黏贴于该基板上，使该印刷电路裸板围设在所述封装区域外，且使所述电子元件容 置于该容置孔内；以及将一胶体灌入到该印刷电路裸板的容置孔中，以包覆所述电子元件。本发明具有以下有益效果1.可依产品的封胶高度而设计出适用的印刷电路裸板，故设计上较具弹性且灵活 多变化，且可以适用于小批量生产。2.较不易造成导线塌陷的现象。3.因不需客制模具，而使得制造成本与设备维修的成本较低。4.不会产生大量的材料废弃物。为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效，请参阅以下有关本发明的详细说明、附图，相信可由此对本发明的目的、特征与特点做一深入且具 体的了解，然而附图等仅提供参考与说明用，并非用来对本发明加以限制。
图1本发明半导体封装方法的示意图(一)。图2本发明半导体封装方法的示意图(二)。图3本发明半导体封装方法的示意图(三)。图4本发明半导体封装方法的示意图(四)。图5本发明半导体封装方法的示意图(五)。其中，附图标记说明如下10 基板11封装区域12电子元件20印刷电路裸板21容置孔30 胶体40半导体封装件
具体实施例方式请参阅图1及图2所示，本发明提供一种半导体封装方法的制造方法，可应用于各 式的半导体封装件，例如系统级封装模块(System in PackageModule) 0该制造方法包括 以下步骤(一)准备一基板10，该基板10区分为多个封装区域11，各封装区域11以电性连 接的方式设有多个电子元件12，附图中以各封装区域11中设有三个电子元件12为例。其 中，电子元件12可视实际应用的要求而定，其种类不限，可为芯片、被动元件或其组合等。 电子元件12与各封装区域11之间可使用导线(图中未示)来达成电性连接。附图中，各 基板10具有九个封装区域11，但不限定。( 二)准备一印刷电路裸板20，该印刷电路裸板20具有一贯穿该印刷电路裸板20 上下表面的容置孔21。其中该印刷电路裸板20与容置孔21的外形尺寸依据封装所述电子 元件12所需的封胶高度与面积而设计。此外，也可如附图中，使用多个基板10与印刷电路 裸板20，并将所述基板10相连接成一排，且所述印刷电路裸板20也相连接成一排。(三)请配合参阅图3所示，附图中为便于说明，只显示出单一基板10时的状况。 接着，将该印刷电路裸板20黏贴于该基板10上，使该印刷电路裸板20围设在所述封装区 域11外，且使所述电子元件12容置于该容置孔21内。其中在黏贴该印刷电路裸板20时， 应用绝缘胶材或锡膏等黏着剂将该印刷电路裸板20黏贴于该基板10上方。(四)请配合参阅图4所示，将一胶体30灌入到该印刷电路裸板20的容置孔21 中，以包覆所述电子元件12。其中在灌胶的步骤中，先计算出该胶体30的胶量，并采用一点 胶机或一印刷机将该胶体30灌入该容置孔21内。因此，本发明可采用点胶(Dispensing) 或印刷(Printing)方式将液态的胶体30填入，由此具备自动化的优点，以连续且大量地生产。(五)之后，烘烤(VacuumBaking)该胶体30，使该胶体30固化(Curing)而成型， 并将所述电子元件12密封住。(六)切割(PackageSawing)该基板10以形成多个半导体封装件40 (请配合参 阅图5所示)。另外，值得注意的是，在常用的封胶工艺中该胶体30固化后会产生应力，而造成 基板10翘曲(Warpage)变形，进而影响后续工艺与良率。但本发明可借印刷电路裸板20本 身的刚性与强度而抵销该胶体30固化后产生的应力，因此不会造成翘曲的现象(Warpage issue) ο所以，本发明的半导体封装方法具有下述特点及功能1.可以依产品的封胶高度或其它使用上的需求，而随时修改印刷电路裸板20的 外形，故设计上较具弹性且灵活多变化，而且适用于少量生产时或产品开发初期，具备较佳 的经济效益。2.可以点胶(Dispensing)或印刷(Printing)方式将液态胶体30填入，使该胶体 30与导线之间至少有IOmil以上间距，可避免导线塌陷(wire sweep)问题。3.印刷电路裸板20的费用仅百元左右，可降低制造成本，且没有任何设备维护费
用产生。4.不会产生大量的材料废弃物。5.本发明具备自动化的优点，可以连续大量生产。6.不会造成翘曲的现象(Warpage issue)。以上所述仅为本发明的较佳可行实施例，并不能因此局限本发明的专利范围，所 以凡是运用本发明说明书及附图内容所做的等效技术变化，均同理包含于本发明之范围 内，特此声明。
权利要求
1.一种半导体封装方法，其特征在于，包括以下步骤准备一基板，该基板区分为多个封装区域，各封装区域以电性连接的方式设有多个电 子元件；准备一印刷电路裸板，该印刷电路裸板具有一贯穿该印刷电路裸板上下表面的容置孔；将该印刷电路裸板黏贴于该基板上，使该印刷电路裸板围设在所述封装区域外，且使 所述电子元件容置于该容置孔内；以及将一胶体灌入到该印刷电路裸板的容置孔中，以包覆所述电子元件。
2.如权利要求1所述的半导体封装方法，其特征在于，在将该胶体灌入该容置孔的步 骤后，还包括一烘烤该胶体的步骤，使该胶体固化。
3.如权利要求2所述的半导体封装方法，其特征在于，在烘烤该胶体的步骤后，还包括 一切割该基板以形成多个半导体封装件的步骤。
4.如权利要求1所述的半导体封装方法，其特征在于，在黏贴该印刷电路裸板的步骤 时，该印刷电路裸板通过绝缘胶材或锡膏黏贴于该基板。
5.如权利要求1所述的半导体封装方法，其特征在于，在将该胶体灌入到该印刷电路 裸板的容置孔步骤中，先计算出该胶体所需的胶量，并采用一点胶机或一印刷机将该胶体 灌入该容置孔。
全文摘要
一种半导体封装方法，包括以下步骤准备一基板，该基板区分为多个封装区域，各封装区域以电性连接的方式设有多个电子元件；准备一印刷电路裸板，该印刷电路裸板具有一贯穿该印刷电路裸板上下表面的容置孔；将该印刷电路裸板黏贴于该基板上，使该印刷电路裸板围设在所述封装区域外，且使所述电子元件容置于该容置孔内；以及将一胶体灌入到该印刷电路裸板的容置孔中，以包覆所述电子元件；由此，可使半导体的制造在设计上较具弹性且可以小批量生产。
文档编号H01L21/50GK102110620SQ200910266350
公开日2011年6月29日 申请日期2009年12月24日 优先权日2009年12月24日
发明者许聪贤, 钟匡能 申请人:环旭电子股份有限公司