专利名称：半导体装置以及半导体装置的制造方法
技术领域：
本发明涉及具有氮化物系半导体层的半导体装置以及半导体装置的制造方法。
背景技术：
以往，已知有具有氮化物系半导体层的半导体装置及其制造方法。专利文献1中公开了如下半导体装置(HJFET 异质外延结场效应晶体管)，其具 备由SiC构成的基板、形成于基板上的缓冲层、形成于缓冲层上的由GaN构成的通道层 (channel layer)、形成于通道层上的由AlGaN构成的势垒层(barrier layer)、形成于势垒 层上不同位置的源电极、漏电极和栅电极。进一步，专利文献1的半导体装置在通道层和栅 电极之间的势垒层中设置有凹部。专利文献1的半导体装置，可通过使用与一般用作栅电极的Ni等相比而 言功函数较大的导电性氧化物(例如ZnlnSnO)来消除栅电极下方的二维电子气层 (two-dimensional electron gas layer),从而得至lj常闭(normally off)特性。专利文献1 日本特开2007-149794号公报
发明内容
专利文献1的技术中，通过采用使用了氢氟酸的湿法蚀刻(wet etching)，在用作 形成漏电极和源电极的掩模的氧化膜上形成开口。接着，对从开口露出的势垒层的露出部 进行蚀刻，形成凹部。其后，形成栅电极与凹部底面相接。然而，专利文献1的技术中，在使 用湿法蚀刻的情况下，凹部的开口部侧的侧面变陡峭，会产生在凹部侧面下方发生电场集 中(field concentration)的课题。本发明为了解决上述课题而首创，其目的在于提供具有常闭特性的、可容易地抑 制凹部侧面下方的电场集中的半导体装置以及半导体装置的制造方法。本发明半导体装置的第1特征为，具备在一侧的主表面的一部分上形成了侧面 为倾斜的凹部的氮化物系半导体层，设置于上述一侧的主表面上的第1电极，夹着上述凹 部而处于上述第1电极的相对一侧的、设置于上述一侧的主表面上的第2电极，夹着上述一 侧的主表面的上述凹部而形成于两侧的、上述凹部侧的壁面为倾斜的绝缘层，设置于上述 凹部的底面上和侧面上以及上述绝缘层的上述凹部侧的壁面的至少一部分上的控制电极； 上述绝缘层的壁面的倾斜角比上述凹部的侧面的倾斜角大。根据本发明装置的第2特征，上述氮化物系半导体层具有第1氮化物系半导体层 和第2氮化物系半导体层，上述第2氮化物系半导体层与上述第1氮化物系半导体层相比 至少部分组成不相同，且形成于上述第1氮化物系半导体层之上、并形成有上述凹部；在上 述第1氮化物系半导体层和上述第2氮化物系半导体层的界面附近形成有二维电子气层； 上述凹部的底面没有抵达上述第1氮化物系半导体层的界面。根据本发明装置的第3特征，上述绝缘层的壁面和上述凹部之间形成有间隔，上 述氮化物系半导体层的上表面露出。
根据本发明装置的第4特征，在上述凹部的底面和侧面以及上述绝缘层的上述凹 部侧的壁面与上述控制电极之间进一步具有金属氧化物半导体层。本发明的半导体装置的制造方法的第1特征为，具备在氮化物系半导体层的一 侧的主表面上形成绝缘层的工序，在上述绝缘层上形成一部分开口的抗蚀膜的工序，以上 述抗蚀膜为掩模来对上述绝缘层进行干法蚀刻的工序，以上述抗蚀膜为掩模来对上述绝缘 层进行湿法蚀刻而形成倾斜壁面的工序，以上述抗蚀膜为掩模来对上述氮化物系半导体层 进行干法蚀刻从而在上述氮化物系半导体层的一侧的主表面上形成凹部的工序，在上述凹 部的底面上和侧面上以及上述绝缘层的上述凹部侧的倾斜壁面的至少一部分上形成控制 电极的工序。本发明方法的第2特征为，进一步具有在上述控制电极与上述凹部的底面和侧 面以及上述绝缘层的倾斜壁面之间形成金属氧化物半导体层的工序。根据本发明，可通过使凹部侧面的倾斜变平缓而具有常闭特性并且容易抑制凹部 侧面下方的电场集中。
图1为第1实施方式的半导体装置的截面图。图2为制造工序中的半导体装置的截面图。图3为制造工序中的半导体装置的截面图。图4为制造工序中的半导体装置的截面图。图5为制造工序中的半导体装置的截面图。图6为制造工序中的半导体装置的截面图。图7为制造工序中的半导体装置的截面图。图8为制造工序中的半导体装置的截面图。图9为制造工序中的半导体装置的截面图。图10为制造工序中的半导体装置的截面图。图11为第2实施方式的半导体装置的截面图。图12为第3实施方式的半导体装置的截面图。附图标记1、1A、1B半导体装置，2基板，2a生长主表面，3缓冲层，4电子传递层，5电子供给 层，5a主表面，6绝缘层，7源电极，8漏电极，9、9A金属氧化物半导体层，10栅电极，11、11A 栅场板，15 二维电子气层，16U6B凹部，16a底面，16b侧面，17壁面，17a壁面，18台阶部， 31、33、34抗蚀膜，32金属膜，35金属氧化物半导体层，36金属膜，a倾斜角，0倾斜角。
具体实施例方式第1实施方式以下，参照附图来说明本发明适用于高电子迁移率晶体管(high electronmobility transistor,HEMT)的第1实施方式。图1为第1实施方式的半导体装 置的截面图。第1实施方式的半导体装置1具备基板2、缓冲层3、作为第1氮化物系半导体层的电子传递层4、作为第2氮化物系半导体层的电子供给层5、绝缘层6、源电极7、漏电极8、 金属氧化物半导体层9、栅电极10、栅场板(gate fieldplate)ll0基板2作为用于使各层3 5在生长主表面2a上外延生长的生长基板而起作用。 另外，基板2也作为对各结构3 11进行机械支撑的支撑基板而起作用。基板2由硅构成。缓冲层3使基板2与各层3 5的晶格常数的差异变平缓，从而缓和应力。缓冲 层3具有由A1N(氮化铝)构成的第1副层与由GaN(氮化镓)构成的第2副层交互地周期 性地层积而成的结构。缓冲层3形成于基板2的生长主表面2a上。电子传递层4在与电子供给层5的异质接合面(hetero junction surface)附近， 形成起通道作用的二维电子气层15。电子传递层4由不含导电性杂质的无掺杂的GaN构 成。电子传递层4的厚度为约0.3 ym 约10 ym。电子传递层4形成于缓冲层3上。电子供给层5向电子传递层4供给电子。电子供给层5由不含导电性杂质的无掺 杂的Ala3Gaa7N构成。电子供给层5的厚度为约lOiim 约50iim。由于电子供给层5形 成为如此薄，因此电子传递层4在厚度方向上具有隧道效应(tunneling effect) 0电子供 给层5形成于电子传递层4上。在电子供给层5的一侧的主表面5a的中央部位形成有凹 部16。凹部16形成为使得在凹部16的底面16a与电子传递层4之间残留有电子供给层5 的一部分。凹部16的侧面16b与水平面(基板2的生长主表面2a)之间的倾斜角a构成 为约45°。需要说明的是，倾斜角a不限定于45°，可形成为30° 60°左右。另外，凹 部16的开口部的宽度形成为2. liim 3. liim，凹部16的底面16a的宽度形成为2 ym 3 y m。绝缘层6具有在其自身内可产生压缩应力、提高二维电子气层的载流子浓度的功 能。另外，绝缘层6具有一般的保护膜功能，以及在上表面和壁面17上形成起倾斜场板 (slanted field plate)作用的栅场板11的功能。绝缘层6由Si02构成。绝缘层6的厚 度为约300nm 约700nm，优选为约500nm。绝缘层6形成于电子供给层5的主表面5a上。 此处，从图1的截面看时，绝缘层6夹着凹部16而形成于两侧。另外，在形成有凹部16、从 凹部16的开口部向漏电极8侧、源电极7侧延伸的电子供给层5的一部分(台阶部18)、源 电极7、漏电极8的区域，没有形成绝缘层6。凹部16侧的绝缘层6的壁面17与水平面(电 子供给层5的主表面5a)之间的倾斜角0构成为约60°。需要说明的是，倾斜角0比倾 斜角a大即可，不限定于60°，也可形成为45° 75°左右。绝缘层6的壁面17在离凹 部16指定距离(0.05iim 2.0iim)处开口，在凹部16的开口部的外侧(漏电极8侧、源 电极7侧)处形成。由此，在绝缘层6的壁面17和凹部16之间，露出电子供给层5的主表 面5a，形成了台阶部18。源电极7和漏电极8具有由厚度为约25nm的钛(Ti)层与厚度为约300nm的铝 (A1)层层积而成的结构。源电极7和漏电极8形成在露出于绝缘层6的电子供给层5的主 表面5a上。漏电极8夹着凹部16而配置于与漏电极7相对的一侧。需要说明的是，如上 所述，电子供给层5极薄，源电极7和漏电极8通过隧道效应与二维电子气层15电连接。金属氧化物半导体层9提高常闭特性和开启(turn-on)特性。金属氧化物半导体 层9由p型的氧化镍(NiO)构成。金属氧化物半导体层9的厚度为约200nm。此处，金属氧 化物半导体层9的厚度不限定于200nm，也可为约3nm 约lOOOnrn，也可优选为约10nm 约500nm。此处，金属氧化物半导体层9薄于3nm时，常闭特性就会降低。形成的金属氧化物半导体层9覆盖了凹部16的底面16a和侧面16b、在凹部16的开口周围并从绝缘层6露 出的电子供给层5的台阶部18的上表面、绝缘层6的壁面17及上表面的一部分。金属氧 化物半导体层9形成为与源电极7和漏电极8隔开一定的间隔。栅电极10对在源电极7和漏电极8之间流动的电流进行控制。栅电极10具有由 厚度为约25nm的镍(Ni)层与厚度为约300nm的金(Au)层层积而成的结构。栅电极10形 成在金属氧化物半导体层9的与凹部16的底面16a、侧面16b、台阶部18相反的区域上。栅场板11缓和栅电极10的端部处的电场集中。栅场板11由与栅电极10相同的 材料和相同的层积构造构成。栅场板11与栅电极10相连接并且形成为一体。即，栅场板 11与栅电极10电连接。栅场板11的形成区域为在金属氧化物半导体层9上的、从在设 置于绝缘层6的壁面17和绝缘层6的上表面的金属氧化物半导体层9的区域上所形成的 栅电极10起延伸向未形成有栅电极10的源电极7和漏电极8的区域。如上所述，绝缘层 6的壁面17为倾斜。由此，形成于壁面17的栅场板11，随着与凹部16相远离，与电子供给 层6的距离也渐渐变大。此结果是，提高了对栅电极10端部的电场集中的缓和效果。接着，参照附图来说明上述第一实施方式的半导体装置1的制造方法。图2 图 10为各制造工序中的半导体装置的截面图。首先，采用氢氟酸类蚀刻剂对由硅构成的基板2的生长主表面2a进行预处理。接 着，将基板2导入M0CVD(Metal Organic Chemical Vapor D印osition 有机金属化学气相 生长法)装置的反应室内。其后，在约1100°C的温度下对基板2进行约10分钟的热退火， 从而去除表面的氧化膜。接着，向反应室内供给TMA(三甲基铝)气体和NH3(氨)气体，使得在基板2的生 长主表面2a上外延生长出A1N层。其后，供给TMG(三甲基镓)气体和NH3气体，使得在A1N 层上外延生长出GaN层。于是，通过对这些步骤重复进行所需次数，形成图2所示的缓冲层 3。接着，向反应室内供给TMG气体和NH3气体，从而在缓冲层3上形成厚度为约 0. 3 ii m 约10 ii m的由无掺杂的GaN构成的电子传递层4。接着，向反应室内供给TMA气体、TMG气体、NH3气体，从而在电子传递层4上形成 厚度为约25nm的由AlQ.3Ga(1.7N构成的电子供给层5。接着，在上述工序结束后，从M0CVD装置中取出形成了缓冲层3、电子传递层4以及 电子供给层5的基板2。接着，如图2所示，通过等离子体CVD法，在电子供给层5的主表面5a上形成厚度 为约500nm的由Si02构成的绝缘层6。其后，通过光蚀刻技术，在绝缘层6上形成抗蚀膜 31，在抗蚀膜31中的源电极7和漏电极8的形成区域形成开口。接着，如图3所示，以抗蚀膜31作为掩模，通过使用了氢氟酸类蚀刻剂的湿法蚀 刻，在绝缘层6上形成用于形成源电极7和漏电极8的开口。其后，采用电子束蒸镀法，依 次将Ti和A1层积。接着，与抗蚀膜31 —起，将其上的金属膜32去除(剥离法(Liftoff method))。接着，在队(氮)环境中，进行约500°C、30分钟的退火，使得在源电极7和漏电 极8与电子供给层5之间形成欧姆连接。由此，完成源电极7和漏电极8。接着，如图4所示，通过光蚀刻技术，在绝缘层6上形成在栅电极10的形成区域开 口 了的抗蚀膜33。使得形成栅电极10的区域的开口宽度为0. 5 y m 4 y m(例如2 y m)。
接着，如图5所示，以抗蚀膜33作为掩模，使用CF4或CHF3等对绝缘层6进行等离 子体蚀刻(干法蚀刻)。此处，由于采用等离子体蚀刻，因此绝缘层6的壁面17a变为大体 垂直。由此，壁面17a的开口部与以往采用湿法蚀刻而形成的情况相比较而言变窄。需要说 明的是，绝缘层6被蚀刻成在蚀刻区域中在厚度方向上也残留下50nm 200nm左右(例 如lOOnm)的一部分。接着，如图6所示，以相同的抗蚀膜33为掩模，采用氢氟酸类蚀刻剂，将图5所示 的厚度方向上残留了一部分的绝缘层6的部分去除，对绝缘层6进行湿法蚀刻以使电子供 给层5的一侧的主表面5a露出约2.6 iim左右的宽度，形成绝缘层6的壁面17。在此工序 中，虽然使用了湿法蚀刻法，但是由于之前进行了干法蚀刻，因此绝缘层6的壁面17的倾斜 变急。即，与以往的通过湿法蚀刻而形成了绝缘层的壁面的情况相比较而言，倾斜角3变 大。另外，由于蚀刻剂向抗蚀膜33的下侧旋入，因此抗蚀膜33从绝缘层6上侧的开口露出 来，使得不仅绝缘层6上侧的开口而且下侧的开口也比抗蚀膜33的开口大。接着，如图7所示，依旧利用图6工序中所使用的抗蚀膜33作为掩模，采用氯气， 通过对电子供给层5的一侧的主表面5a进行等离子体蚀刻，从而形成凹部16。需要说明的 是，凹部16的深度为约5nm，被蚀刻成在凹部16的底面16a的下面残留下电子供给层5的 一部分。此处，在此工序中，由于使用干法蚀刻，使得凹部16的底面16a具有与抗蚀膜33 的开口宽度相对应的宽度。另一方面，由于等离子体气体的旋入，因此凹部16的侧面16b 的倾斜变平缓，凹部16的开口被蚀刻成大于抗蚀膜33的开口。此处，由于抗蚀膜33和电 子供给层5之间形成了与绝缘层6厚度相同大小的空间，以及由于在抗蚀膜33的开口侧的 下面没有以绝缘层6作为掩模，因此很多的等离子体气体被旋入。由此，凹部16的侧面16b 的倾斜也比绝缘层6的壁面17的倾斜要平缓。另外，如图7所示，进行干法蚀刻，使得上侧 没有形成绝缘层6而露出了的电子供给层5的一侧的主表面5a的一部分(台阶部18)残 留下来。接着，如图8所示，去除抗蚀膜33。其后，如图9所示，通过光蚀刻技术，形成在金属氧化物半导体层9的形成区域开 口了的抗蚀膜34。抗蚀膜34的开口也比绝缘层6的下侧的开口大。接着，如图10所示，在含氧的环境中，例如在含有氩和氧的混合气体中，通过 将NiO进行磁控溅射(magnetron sputtering)，形成由NiO构成的金属氧化物半导体层 9。其后，为了提高金属氧化物半导体层9的p型特性，也可进行热处理、臭氧灰化(ozone ashing)处理、氧灰化(oxygen ashing)处理等。接着，通过磁控溅射，依次将Ni (镍)和 Au (金)层积，形成栅电极10和栅场板11。接着，与如图10所示的抗蚀膜34 —起，将其上的金属氧化物半导体层35和金属 膜36去除(剥离法)。由此，如图1所示，完成了金属氧化物半导体层9、栅电极10以及栅 场板11。最后，通过公知的划片(dicing)工序，将基板2按元件单位进行分离，完成第1实 施方式的半导体装置1。接着，说明上述第1实施方式的半导体装置1的动作。首先，为了使漏电极8为高电位，而向漏电极8和源电极7之间施加电压。在此状 态下，如果向栅电极10施加高于阈值电压的所需控制电压，就会在金属氧化物半导体层9上产生极化。由此，在金属氧化物半导体层9的电子供给层5侧空穴聚集，而在电子传递层 4的邻接电子供给层5的一侧，电子被感应(induce)。于是，在电子传递层4的栅电极10 相反的区域形成通道。此结果是，源电极7和漏电极8之间变为导通(on)的状态，电子通 过源电极7、电子供给层5、电子传递层4的二维电子气层15、电子供给层5、漏电极8的路 径而流动。需要说明的是，由于电子供给层5非常薄，因此在厚度方向上电子通过隧道效应 而通过。于是，电流在与该电子路径的相反的方向上流动。此处，电流的大小通过施加于栅 电极10的控制电压来控制。如上所述，在第1实施方式的半导体装置1中，形成了金属氧化物半导体层9。此 处，金属氧化物半导体层9通过在含氧的环境中进行溅射(磁控溅射)来形成，由此，可容 易形成并且可提高空穴浓度。由此，金属氧化物半导体层9可提高栅电极10下方的电位， 可在正常状态(normal time)抑制在栅电极10下方的电子传递层4中二维电子气层15的 形成。此结果是，可容易地提高半导体装置1的常开特性。另外，半导体装置1中，绝缘层6的壁面17的倾斜角0比凹部16的侧面16b的 倾斜角a大。由此，因为可减少绝缘层6的壁面17的薄区域，所以可抑制在制造工序中由 干法蚀刻等引起的绝缘层6的壁面17的破损。另外，由于以抗蚀膜33而非绝缘层6作为 掩模来形成凹部16，因此，可更加抑制绝缘层6的壁面17的破损。因此，由于可抑制由绝缘 层6破损而导致的流动于栅电极10的泄漏电流，因此可提高耐电压性。另外，在半导体装置1中，凹部16的侧面16b的倾斜角a比绝缘层6的壁面17 的倾斜角0小。由此，可缓和在凹部16的侧面16b下方的电场集中。另外，由于半导体装置1中，由于金属氧化物半导体9和栅电极10跨越凹部16、台 阶部18、绝缘层6的壁面17而形成，因此可缓和栅电极10近旁的电场集中。进一步，半导体装置1的制造方法，通过采用相同的抗蚀膜33对绝缘层6和凹部 16进行蚀刻，因此可将凹部16的宽度做小。其结果是，可更减小半导体装置1的导通电阻。另外，半导体装置1的制造方法中，通过以抗蚀膜33作为掩模并利用蚀刻来形成 凹部16，与以绝缘层6为掩模并利用蚀刻来形成凹部16的情况相比而言，可更抑制绝缘层 6的破损。第2实施方式接着，参照附图来说明变更了上述第1实施方式的一部分的第2实施方式。图11 为第2实施方式的半导体装置的截面图。需要说明的是，在与上述实施方式相同的构成中， 标记上相同的符号而省略说明。如图11所示，第2实施方式的半导体装置1A中，金属氧化物半导体层9和栅场板 11A与第1实施方式不同。具体而言，金属氧化物半导体层9A和栅场板11A没有形成在绝缘层6的上面。艮口， 金属氧化物半导体层9A和栅场板11A最多形成到绝缘层6的壁面17的中间部位。第3实施方式接着，参照附图来说明变更了上述实施方式的一部分的第3实施方式。图12为第 3实施方式的半导体装置的截面图。需要说明的是，在与上述实施方式相同的构成中，标记 上相同的符号而省略说明。如图12所示的第3实施方式的半导体装置1B那样，为了进一步增宽了绝缘层6的开口部的宽度，绝缘层6的壁面也可由下侧的壁面17a和上侧的壁面17b来形成。以上，虽然通过实施方式来详细说明本发明，但是本发明并不限定于本说明书中 说明了的实施方式。本发明的范围根据专利权利要求书的记载以及与专利权利要求书的记 载相当的范围来确定。以下，就部分变更了上述实施方式的变更方案进行说明。例如，可适宜变更上述各实施方式中记载的材料、数值、形态等。上述实施方式中，基板2虽然由硅构成，但是也可由碳化硅(SiC)等半导体材料、 蓝宝石、陶瓷等绝缘体构成。另外，上述实施方式中，缓冲层3虽然由A1N和GaN的层积结构来构成，但是也可 由其它的氮化物系半导体、iii-v族化合物半导体或者单层结构的半导体来构成。另外，上述实施方式中，电子传递层4虽然由GaN构成，但是也可由其它的氮化物 系半导体材料或者化合物半导体材料来构成电子传递层。可列举出一个实例AlaInbGai_a_bN0 ^ a < 10 ^ b < lo另外，上述实施方式中，电子供给层5虽然由Ala3Gaa7N构成，但是也可由其它的 氮化物系半导体材料或者化合物半导体材料来构成电子供给层。可列举出一个实例AlJnyGah-yN0 < x < 1 (优选为 0. 1 < x < 0. 4)0 ^ y < 10进一步也可由掺杂了 n型杂质的AlxInyGai_x_yN形成。需要说明的是，电子供给层5 优选由带隙比电子传递层4更大并且晶格常数比电子传递层4更小的半导体材料来构成。另外，上述实施方式中，电子传递层和电子供给层虽然由氮化物系半导体材料来 构成，但是也可采用由AlGaAs/GaAs等氮化物系半导体材料以外的材料构成的异质结构来 构成。另外，上述实施方式中，绝缘层6虽然由Si02构成，但是也可由其它的硅氧化物 (例如，SiOx)和硅氮化物(SiNx)等绝缘材料来构成。另外，上述实施方式中，源电极7和漏电极8虽然由钛和铝的层积构造而制成，但 是也可由其它的可欧姆接触的金属来形成。另外，上述实施方式中，金属氧化物半导体层9、9A虽然由NiO构成，但是也可由其 它的金属氧化物半导体来构成。可适用的金属氧化物半导体为氧化铁(FeOx，x为任意的整 数)、氧化钴(Co0x，x为任意的整数)、氧化锰(MnOx，x为任意的整数)、氧化铜(CuOx，x为 任意的整数)等。进一步，金属氧化物半导体层9、9A也可由用上述材料多次层积而成的多层构造 来制成。在这种情况下，也可是由P型(或者n型)杂质浓度在厚度方向上渐渐变化的多 层结构。需要说明的是，另外，也可不配设金属氧化物半导体，而由肖特基(schottky)电极 材料来构成栅电极10。另外，也可用p-GaN等p型半导体层来替换金属氧化物半导体层。 电子供给层等氮化物系半导体层由P型来构成的情况下，金属氧化物半导体层也可由n型 来构成。另外，上述实施方式中，栅电极10虽然由Ni和Au构成，但是也可由Ni、Au和Ti的三层结构、铝层、具有导电性的多晶硅层等来构成。另外，上述实施方式中虽然列出了在绝缘层6和凹部16、16B之间形成有台阶部18 的实例，但是也可没有台阶部18。另外，在金属氧化物半导体层9、9A与栅电极10之间、在电子供给层5和金属氧 化物半导体层9、9A之间，也可形成有相比于金属氧化物半导体层9、9A而言厚度薄的HfO、 SiOx等绝缘膜。另外，在上述实施方式中，金属氧化物半导体层9、9A与栅电极10和栅场板11、11A 虽然形成为相同形状，但是它们也可形成为不同形状。金属氧化物半导体层9、9A与栅电极 10和栅场板11、11A形成为不同形状的情况下，可通过不同的抗蚀膜来形成。另外，上述实施方式中，在形成凹部16、16B时，虽然以用于形成绝缘层6的抗蚀膜 33用作掩模，但是也可在去除该抗蚀膜33后，以绝缘层6作为掩模来对凹部16、16B进行蚀 刻。另外，上述实施方式中，本发明虽然列出适用于HEMT的例子，但是本发明也可适 用于MESFET (Metal-Semiconductor Field Effect Transistor 肖特基栅场效应晶体管)、 绝缘栅场效应晶体管、二极管等。工业应用性本发明可用于具有氮化物系半导体层的半导体装置及其制造方法。
权利要求
一种半导体装置，其特征在于，具备在一侧的主表面的一部分上形成了侧面倾斜的凹部的氮化物系半导体层，设置于上述一侧的主表面上的第1电极，夹着上述凹部而处于上述第1电极的相对一侧的、设置于上述一侧的主表面上的第2电极，夹着上述一侧的主表面的上述凹部而形成于两侧的、上述凹部侧的壁面为倾斜的绝缘层，设置于上述凹部的底面上和侧面上以及上述绝缘层的上述凹部侧的壁面的至少一部分上的控制电极；上述绝缘层的壁面的倾斜角比上述凹部的侧面的倾斜角大。
2.权利要求1所述的半导体装置，其特征在于， 上述氮化物系半导体层具有第1氮化物系半导体层，与上述第1氮化物系半导体层相比至少部分组成不相同的、形成于上述第1氮化物系 半导体层上的、形成有上述凹部的第2氮化物系半导体层；在上述第1氮化物系半导体层和上述第2氮化物系半导体层的界面附近形成有二维电子气层；上述凹部的底面没有抵达上述第1氮化物系半导体层的界面。
3.权利要求1所述的半导体装置，其特征在于，在上述绝缘层的壁面和上述凹部之间形成有间隔，上述氮化物系半导体层的上表面露出ο
4.权利要求1所述的半导体装置，其特征在于，在上述凹部的底面、侧面以及上述绝缘层的上述凹部侧的壁面与上述控制电极之间进 一步具有金属氧化物半导体层。
5.一种半导体装置的制造方法，其特征在于，具备在氮化物系半导体层的一侧的主表面上形成绝缘层的工序， 在上述绝缘层上形成一部分开口的抗蚀膜的工序， 以上述抗蚀膜为掩模来对上述绝缘层进行干法蚀刻的工序， 以上述抗蚀膜为掩模来对上述绝缘层进行湿法蚀刻而形成倾斜壁面的工序， 以上述抗蚀膜为掩模来对上述氮化物系半导体层进行干法蚀刻从而在上述氮化物系 半导体层的一侧的主表面上形成凹部的工序，在上述凹部的底面上和侧面上以及上述绝缘层的上述凹部侧的倾斜壁面的至少一部 分上形成控制电极的工序。
6.权利要求5所述的半导体装置的制造方法，其特征在于，进一步具有在上述控制电 极与上述凹部的底面、侧面以及上述绝缘层的倾斜壁面之间形成金属氧化物半导体层的工 序。
全文摘要
本发明提供一种半导体装置，可容易地提高常关特性。所述半导体装置的特征在于，具备在一侧的主表面的一部分上形成了侧面倾斜的凹部的氮化物系半导体层，设置于上述一侧的主表面的第1电极，夹着上述凹部而处于上述第1电极的相对一侧的、设置于上述一侧的主表面上的第2电极，夹着上述一侧的主表面的上述凹部而形成于两侧的、上述凹部侧的壁面为倾斜的绝缘层，设置于上述凹部的底面上和侧面上以及上述绝缘层的上述凹部侧的壁面的至少一部分上的控制电极；上述绝缘层的壁面的倾斜角比上述凹部的侧面的倾斜角大。
文档编号H01L21/335GK101853881SQ20101014546
公开日2010年10月6日 申请日期2010年3月23日 优先权日2009年3月31日
发明者金子信男 申请人:三垦电气株式会社