主动元件阵列基板及其制造方法

专利名称：主动元件阵列基板及其制造方法
技术领域：
本发明涉及一种阵列基板及其制造方法，且尤其涉及一种主动元件阵列基板及其 制造方法。
背景技术：
随着显示科技的日益进步，人们借着显示器的辅助可使生活更加便利，为求显示 器轻、薄的特性，促使平面显示器(flat panel display, FPD)成为目前的主流。在诸多平 面显示器中，液晶显示器(liquid crystal display, IXD)具有高空间利用效率、低消耗功 率、无辐射以及低电磁干扰等优越特性，因此液晶显示器深受消费者欢迎。一般而言，液晶显示面板主要是由主动元件阵列基板、对向基板以及夹于主动元 件阵列基板与对向基板之间的液晶层所构成，其中主动元件阵列基板具有显示区(display region)与非显示区(non-display region)，显示区内配置有多个阵列排列的像素单元，而 每一像素单元包括主动元件以及与主动元件连接的像素电极。此外，显示区内更配置有多 条扫描线(scan line)与数据线(data line)，每一个像素单元的主动元件与对应的扫描线 与数据线电性连接。虽然目前技术已趋成熟，但主动元件阵列基板在制造过程之中难免会产生一些瑕 疵(defect)。举例来说，主动元件阵列基板上的扫描线因其长度很长，故容易发生断路的情 形，而导致一部分的像素单元无法动作，因此，必须对扫描线进行检测以判断是否有断线的 问题发生。然而，在栅极采用双扫描线布局的设计下，因每一组双扫描线图案中的两条扫描 线相互连接而形成回路，当其中一条扫描线发生断线时，测试信号依然可以通过回路中另 一条扫描线传递。如此一来，无法有效地通过检测机台来判断回路设计的其中一条扫描线 是否有断线的问题，使得检测机台对于主动元件阵列基板的瑕疵检测率极低，而导致产品 可靠度受到冲击。

发明内容
本发明所要解决的技术问题在于提供一种主动元件阵列基板及其制造方法，可有 助于检测断线缺陷以提高检测率。本发明提出一种主动元件阵列基板的制造方法，其包括下列步骤。于基板上形成 第一图案化导电层，第一图案化导电层包括多个彼此分离的扫描线图案，其中各扫描线图 案包括第一扫描线以及邻近于第一扫描线的第二扫描线，第一扫描线具有第一接点以及第 二接点，第二扫描线具有第一接点以及第二接点。对扫描线图案进行断线检测。形成多个 通道层于基板上。形成第二图案化导电层于基板上，第二图案化导电层包括多条与第一扫 描线及第二扫描线交错的数据线、多个位于通道层上方的源极以及漏极、多个连接线，其中 源极对应地与数据线电性连接，连接线中的至少一个将每一扫描线图案中的第一扫描线及 第二扫描线电性连接以构成一回路图案。形成多个与漏极电性连接的像素电极。其中，于该基板上形成该第一图案化导电层的步骤中，该第一扫描线的第一接点不与该第二扫描线的第一接点连接，该第一扫描线的第二接点与该第二扫描线的第二接点 连接。其中，该断线检测通过一非接触式断线检测机台来进行，该非接触式断线检测机 台包括一测试信号产生器以及一测试信号传感器，该测试信号产生器适于通过电流感应的 方式分别使各该第一扫描线的第一接点产生一感测电流，该测试信号传感器适于在各该第 二扫描线的第二接点上方分别感测流经各该第一扫描线的该感测电流。其中，该非接触式断线检测机台沿着一检测方向移动以逐一对该些第一扫描线及 该些第二扫描线进行非接触式断线检测。其中，该断线检测通过一非接触式断线检测机台来进行，该非接触式断线检测机 台包括一测试信号产生器以及一测试信号传感器，该测试信号产生器适于通过电流感应的 方式分别使各该第一接点产生一感测电流，该测试信号传感器适于在各该第二接点上方分 别感测流经各该第一扫描线及各该第二扫描线的该感测电流。其中，该非接触式断线检测机台沿着一检测方向移动以逐一对该些第一扫描线及 该些第二扫描线进行非接触式断线检测。其中，该些通道层形成于该些扫描线图案上方或下方。其中，更包括在形成该第一图案化导电层之后以及形成第二图案化导电层之前， 形成一绝缘层以覆盖该第一图案化导电层，其中该绝缘层具有多个接触窗，而各该连接线 分别通过对应的接触窗使得该第一扫描线的第一接点与该第二扫描线的第一接点电性连 接。其中，对该些扫描线图案进行该断线检测的步骤包括通过该第一接点对该些第 一扫描线与该些第二扫描线进行一非接触式断线检测。其中，该第一图案化导电层更包括至少一共通电极图案，该共通电极图案不与该 扫描线图案连接。其中，更包括对该共通电极图案进行另一断线检测。其中，于该基板上形成该第一图案化导电层的步骤中，该第一扫描线的第一接点 不与该第二扫描线的第一接点连接，该第一扫描线的第二接点不与该第二扫描线的第二接 点连接。其中，该断线检测通过一非接触式断线检测机台来进行，该非接触式断线检测机 台包括一测试信号产生器以及一测试信号传感器，该测试信号产生器适于通过电流感应的 方式分别使各该第一扫描线及各该第二扫描线的第一接点产生一感测电流，该测试信号传 感器适于分别在各该第一扫描线及各该第二扫描线的第二接点上方分别感测流经各该第 一扫描线及各该第二扫描线的该感测电流。其中，该非接触式断线检测机台沿着一检测方向移动以逐一对该些第一扫描线及 该些第二扫描线进行非接触式断线检测。其中，该些通道层形成于该些扫描线图案上方或下方。其中，更包括在形成该第一图案化导电层之后以及形成第二图案化导电层之前， 形成一绝缘层以覆盖该第一图案化导电层，其中该绝缘层具有多个接触窗，该些连接线分 别通过对应的接触窗使得该第一扫描线的第一接点与该第二扫描线的第一接点电性连接， 并通过对应的接触窗使得该第一扫描线的第二接点与该第二扫描线的第二接点电性连接。
其中，该第一图案化导电层更包括至少一共通电极图案，该共通电极图案不与该 扫描线图案连接。其中，更包括对该共通电极图案进行另一断线检测。本发明另提出一种主动元件阵列基板的制造方法，其包括下列步骤。于基板上形 成第一图案化导电层，第一图案化导电层包括多个彼此分离的扫描线图案，其中各扫描线 图案包括第一扫描线以及邻近于第一扫描线的至少一第二扫描线，第一扫描线具有第一 接点以及第二接点，第二扫描线具有第一接点以及第二接点。对扫描线图案进行断线检测。 形成多个通道层于基板上。形成第二图案化导电层于基板上，第二图案化导电层包括多条 与该些第一扫描线及该些第二扫描线交错的数据线、多个位于该些通道层上方的源极以及 漏极、多个第一连接线，其中源极对应地与数据线电性连接。形成第三图案化导电层，第三 图案化导电层包括多个与漏极连接的像素电极以及多个第二连接线，其中第二扫描线透过 第一连接线与第二连接线与对应的第一扫描线电性连接并构成一回路图案。其中，于该基板上形成该第一图案化导电层的步骤中，该第一扫描线的第一接点 不与该第二扫描线的第一接点连接，该第一扫描线的第二接点与该第二扫描线的第二接点 连接。其中，该断线检测通过一非接触式断线检测机台来进行，该非接触式断线检测机 台包括一测试信号产生器以及一测试信号传感器，该测试信号产生器适于通过电流感应的 方式分别使各该第一扫描线的第一接点产生一感测电流，该测试信号传感器适于在各该第 二扫描线的第二接点上方分别感测流经各该第一扫描线的该感测电流。其中，该非接触式断线检测机台沿着一检测方向移动以逐一对该些第一扫描线及 该些第二扫描线进行非接触式断线检测。其中，该断线检测通过一非接触式断线检测机台来进行，该非接触式断线检测机 台包括一测试信号产生器以及一测试信号传感器，该测试信号产生器适于通过电流感应的 方式分别使各该第一接点产生一感测电流，该测试信号传感器适于在各该第二接点上方分 别感测流经各该扫描线的该感测电流。其中，更包括在形成该第一图案化导电层之后以及形成该第二图案化导电层之 前，形成一绝缘层以覆盖该第一图案化导电层，其中各该第一连接线具有多个开口暴露出 该绝缘层；在形成该第二图案化导电层之后以及形成该第三图案化导电层之前，形成一保 护层以覆盖该第二图案化导电层；以及图案化该保护层与该绝缘层，以使该保护层具有多 个第一接触窗，并使该绝缘层具有多个第二接触窗，其中该些第一接触窗位于该些开口上 方，该些第二接触窗位于该些开口下方，且对于每一扫描线图案，各该第二连接线通过对应 该些开口、该些第一接触窗及该些第二接触窗使得该第一扫描线的第一接点与该第二扫描 线的第一接点电性连接。其中，更包括在形成该第一图案化导电层之后以及形成第二图案化导电层之前， 形成一绝缘层以覆盖该第一图案化导电层，其中各该第一连接线具有多个开口暴露出该绝 缘层；在形成该第二图案化导电层之后以及形成该第三图案化导电层之前，形成一保护层 以覆盖该第二图案化导电层；以及图案化该保护层与该绝缘层，以使该保护层具有多个第 一接触窗，并使该绝缘层具有多个第二接触窗，其中部分该些第一接触窗位于该些开口上 方，其余该些第一接触窗位于该些开口上方以外的区域并暴露出该些第一连接线，该些第二接触窗位于该些开口下方，且各该第二连接线分别通过对应的该些开口、该些第一接触 窗及该些第二接触窗使得对应的该第一扫描线的第一接点与该第二扫描线的第一接点电 性连接。其中，于该基板上形成该第一图案化导电层的步骤中，该第一扫描线的第一接点 不与该第二扫描线的第一接点连接，该第一扫描线的第二接点不与该第二扫描线的第二接 点连接。本发明又提出一种主动元件阵列基板，其包括基板、第一图案化导电层、多个通道 层、第二图案化导电层以及多个像素电极。第一图案化导电层配置于基板上，第一图案化导 电层包括多个彼此分离的扫描线图案，其中各扫描线图案包括具有第一接点以及第二接点 的第一扫描线，以及具有第一接点以及第二接点的第二扫描线。通道层配置于基板上。第 二图案化导电层配置于基板上，第二图案化导电层包括多条与第一扫描线及第二扫描线交 错的数据线、多个位于通道层上方的源极以及漏极、多个连接线，其中源极对应地与数据线 电性连接，且连接线中的至少一个将每一扫描线图案中的第一扫描线及第二扫描线电性连 接以构成一回路图案。像素电极与漏极连接。其中，该些通道层形成于该些扫描线图案上方或下方。其中，更包括一绝缘层，覆盖该第一图案化导电层，其中该绝缘层具有多个接触 窗，各该连接线分别通过对应的接触窗与对应的第二扫描线的第一接点及第一扫描线的第 一接点连接。其中，该第一图案化导电层更包括至少一共通电极图案，该共通电极图案不与该 扫描线图案连接。本发明再提出一种主动元件阵列基板，其包括基板、第一图案化导电层、多个通道 层、第二图案化导电层以及第三图案化导电层。第一图案化导电层配置于基板上，第一图案 化导电层包括多个彼此分离的扫描线图案，其中各扫描线图案包括具有第一接点以及第 二接点的第一扫描线，以及具有第一接点以及第二接点的第二扫描线。通道层以及第二图 案化导电层配置于基板上，第二图案化导电层包括多条与第一扫描线及第二扫描线交错的 数据线、多个与第一扫描线及第二扫描线连接的源极、多个漏极，以及多个第一连接线。第 三图案化导电层包括多个与漏极连接的像素电极以及多个第二连接线，其中第一连接线与 第二连接线使第二扫描线与对应的第一扫描线的第一接点连接。其中，该第一扫描线的第一接点不与该第二扫描线的第一接点连接，该第一扫描 线的第二接点与该第二扫描线的第二接点连接。其中，该些通道层形成于该些扫描线图案上方或下方。其中，更包括一保护层，以覆盖该第二图案化导电层，该保护层具有多个第一接 触窗；以及一绝缘层，以覆盖该第一图案化导电层，该绝缘层具有多个第二接触窗，其中各 该第一连接线具有多个开口，该些第一接触窗位于该些开口上方，该些第二接触窗位于该 些开口下方，且对于每一扫描线图案，各该第二连接线通过对应的该些开口、该些第一接触 窗及该些第二接触窗使得对应的该第一扫描线的第一接点与该第二扫描线的第一接点电 性连接。其中，更包括一保护层，以覆盖该第二图案化导电层，该保护层具有多个第一接 触窗；以及一绝缘层，以覆盖该第一图案化导电层，该绝缘层具有多个第二接触窗，其中各该第一连接线具有多个开口，部分该些第一接触窗位于该些开口上方，其余该些第一接触 窗位于该些开口上方以外的区域并暴露出该些第一连接线，该些第二接触窗位于该些开口 下方，且各该第二连接线分别通过对应的该些开口、该些第一接触窗及该些第二接触窗使 得对应的该第一扫描线的第一接点与该第二扫描线的第一接点电性连接。其中，该第一扫描线的第一接点不与该第二扫描线的第一接点连接，该第一扫描 线的第二接点不与该第二扫描线的第二接点连接。其中，该些通道层形成于该些扫描线图案上方或下方。其中，该第一图案化导电层更包括至少一共通电极图案，该共通电极图案不与该 扫描线图案连接。基于上述，本发明通过不形成回路的扫描线图案的设计，分别对第一扫描线及第 二扫描线进行断线检测，而能够更容易地判断出是否有断线缺陷的产生，而可有助于提升 断线检测率。此外，在进行断线检测之后，才利用连接线电性连接第一扫描线及第二扫描线 以形成回路图案，因此能够与现有制程兼容。以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。


图1A、2A、3A、4A及图5A是依照本发明的第一实施例的一种主动元件阵列基板的 制造流程上视示意图；图1B、2B、3B、4B及图5B分别是沿着图1A、2A、3A、4A及图5A的线段Ι-Γ的剖面
示意图；图IC是依照本发明的一实施例的进行断线检测的上视示意图；图3C是沿着图3A的线段11-11’的剖面示意图；图6是依照本发明的另一实施例的主动元件结构的剖面示意图；图7A、8A、9A及图IOA是依照本发明的第二实施例的一种主动元件阵列基板的制 造流程上视示意图；图7B、8B、9B及图IOB分别是沿着图7A、8A、9A及图IOA的线段III-III，的剖面 示意图；图IOC是根据另一实施例而沿着图IOA的线段III-III’的剖面示意图；图11至图12是依照本发明的第三实施例的一种主动元件阵列基板的制造流程上 视示意图。其中，附图标记100 主动元件阵列基板102 基板104:第一图案化导电层106、106，扫描线图案108 第一扫描线108a、1 IOa 第一接点108b、1 IOb 第二接点110:第二扫描线
112:共通电极图案114 非接触式断线检测机台114a:测试信号产生器114b:测试信号传感器116、716:绝缘层116a、128a、130a、130b 接触窗118:通道层120、120，、720 第二图案化导电层122 数据线124d 漏极124s 源极126、126，连接线128 共享总线线130、730 保护层132:像素电极134:导电层716a 第二接触窗726:第一连接线726a、726b:开口730a、730b 第一接触窗734 第二连接线D 检测方向I:感测电流
具体实施例方式接下来将进一步利用上视图及剖面图的方式说明本发明的主动元件阵列基板及 其制造方法的实施例。图1A、2A、3A、4A及图5A是依照本发明的第一实施例的一种主动元 件阵列基板的制造流程上视示意图。图1B、2B、3B、4B及图5B分别是沿着图1A、2A、3A、4A 及图5A的线段1-1’的剖面示意图。图IC是依照本发明的一实施例的进行断线检测的上 视示意图。图3C是沿着图3A的线段11-11’的剖面示意图。请参照图IA及图1B，于基板102上形成第一图案化导电层104。基板102例如 是如玻璃基板的硬质基板(rigid substrate)，或是如塑料基板的可挠式基板(flexible substrate)等。第一图案化导电层104的材质例如是金属。第一图案化导电层104包括多 个彼此分离的扫描线图案106，其中各扫描线图案106包括第一扫描线108以及第二扫描线 110，第二扫描线110邻近于第一扫描线108。第一扫描线108具有第一接点108a以及第二 接点108b，第二扫描线110具有第一接点IlOa以及第二接点110b。在一实施例中，第一扫 描线108的第一接点108a不与第二扫描线110的第一接点IlOa连接，第一扫描线108的 第二接点108b与第二扫描线110的第二接点IlOb连接。换言之，第一扫描线108与第二 扫描线110之间仅有一端彼此连接，另一端则为断开的设计，而没有形成回路。
一般而言，为了改善像素单元的显示质量，第一图案化导电层106更包括至少一 个共通电极图案112，以与后续愈形成的像素电极耦合成储存电容。共通电极图案112不与 扫描线图案106连接，共通电极图案112例如是平行于第一扫描线108与第二扫描线110 的长边。之后，请参照图1C，对扫描线图案106进行断线检测。对扫描线图案106进行断线 检测的步骤包括通过第一接点108a、110a对第一扫描线108与第二扫描线110进行非接触 式断线检测。具体而言，断线检测通过非接触式断线检测机台114来进行，而非接触式断线 检测机台114包括测试信号产生器114a以及测试信号传感器114b。测试信号产生器114a 以及测试信号传感器114b例如是位于同一水平线上。在一实施例中，测试信号产生器114a 适于通过电流感应的方式分别使各第一接点108a、110a产生一感测电流I，而测试信号传 感器114b适于在各第二接点108b、110b上方分别感测流经各第一扫描线108及各第二扫 描线110的感测电流I。举例来说，如图IC所示，当测试信号产生器114a设置在第一扫描线108的第一接 点108a上方而测试信号传感器114b设置在同一条第一扫描线108的第二接点108b上方 时，从第一接点108a所产生的感测电流I会沿着对应的第一扫描线108传导至第二接点 108b，并由测试信号传感器114b感测以产生一检测信号。若被检测的第一扫描线108有 断线的情况发生，则检测信号会改变而例如是产生一波峰；若被检测的第一扫描线108没 有断线的情况发生，则检测信号则会持平而没有剧烈改变。特别说明的是，由于第一扫描线 108的第一接点108a不会与第二扫描线110的第一接点IlOa连接(亦即第一扫描线108 与第二扫描线110未形成回路)，因此，感测电流I不会沿着第二扫描线110而传导至第一 扫描线108的第二接点108b。当第一扫描线108在第一接点108a与第二接点108b之间有 断线缺陷时，从第一接点108a所产生的感测电流I会无法传递至第二接点108b，导致测试 信号传感器114b的检测信号产生显著改变，因此，通过此扫描线图案106的设计可有效地 检测并判断对应的第一扫描线108是否有断线的情况发生。在另一实施例中，上述通过非接触式断线检测机台114来进行的断线检测也可以 是将测试信号产生器114a配置于第一扫描线108的第一接点108a上方，并将测试信号传 感器114b配置于第二扫描线110的第二接点IlOb上方。如此一来，测试信号产生器114a 可通过电流感应的方式分别使各第一扫描线108的第一接点108a产生感测电流I，而测试 信号传感器114b则在各第二扫描线110的第二接点IlOb上方分别感测流经第一接点108a 与第二接点IlOb之间的各第一扫描线108的感测电流I，以检测相对应的第一扫描线108 是否有断线缺陷。此外，还可以进一步以类似上述的方式，利用非接触式断线检测机台114对共通 电极图案112的两端点进行另一断线检测，以判断共通电极图案112是否有断线的情况发 生。在一实施例中，非接触式断线检测机台114沿着检测方向D移动，以逐一对第一扫描线 108、共通电极图案112及第二扫描线110进行非接触式断线检测。在图IC中是以由上而 下的方向为例来表示检测方向D，但本发明并不限于此，非接触式断线检测机台114的移动 方向可依制程需求径行调整。请参照图2A及图2B，于基板102上形成绝缘层116，以覆盖第一图案化导电层 104，并作为栅绝缘层。绝缘层116可为单层结构或多层结构，且其材质例如是氮化硅、氧化硅或氮氧化硅等介电材料。在一实施例中，绝缘层116中形成有多个接触窗116a，其暴露 出位于下方的扫描线图案106。接触窗116a例如是对应第一扫描线108的第一接点108a 及第二扫描线110的第一接点IlOa的位置而配置。之后，于预形成薄膜晶体管的区域的 基板102上形成多个通道层118。通道层118的形成方法例如是先形成通道层材料，接着 再图案化通道层材料，以移除栅极上方以外的通道层材料，其中通道层材料例如是非晶硅 (amorphous silicon，a-Si)0请参照图3A、图3B及图3C，于基板102上形成第二图案化导电层120。第二图案 化导电层120的材质例如是金属。第二图案化导电层120包括多条数据线122、多个源极 124s及漏极124d、多个连接线126。数据线122与第一扫描线108及第二扫描线110交错。 如图3C所示，源极124s及漏极124d位于通道层118的上方，且通道层118位于扫描线图 案106的上方而形成底栅极(bottom gate)的主动元件结构。源极124s对应地与数据线 122电性连接。连接线126例如是横跨于第一扫描线108的第一接点108a与第二扫描线 110的第一接点IlOa之间的上方位置。由于绝缘层116中形成有接触窗116a，因此，各连 接线126会填入接触窗116a中而分别通过对应的接触窗116a使得该第一扫描线108的第 一接点108a与第二扫描线110的第一接点IlOa电性连接。如此一来，即可通过连接线126 中的至少一个直接将每一扫描线图案106中的第一扫描线108及第二扫描线110电性连接 以构成一回路图案。此外，第二图案化导电层120还可包括至少一个共享总线线(common bus line) 128。共享总线线128例如是配置于多个共通电极图案112的一侧或相对两侧，并可 通过接触窗128a连接下层至少部分或全部的共通电极图案112。请参照图4A及图4B，于基板102上形成保护层130，以覆盖第二图案化导电层 120。保护层130具有接触窗130a、接触窗130b。接触窗130a例如是位于绝缘层116的接 触窗116a上方，并暴露出连接线126，且接触窗130a也可选择性地位于接触窗116a上方 以外的区域。接触窗130b则暴露出部分作为漏极124d的第二图案化导电层120。保护层 130可为单层结构或多层结构，且其材质例如是无机材料、有机材料或上述材料的组合。请参照图5A及图5B，于基板102上多个像素电极132以及多个导电层134，以完 成本发明的主动元件阵列基板100的制作。像素电极132及导电层134配置于保护层130 上，导电层134可通过接触窗130a与连接线126电性连接，而像素电极132可通过接触窗 130b与漏极124d电性连接。像素电极132及导电层134的材质可为相同的透明导电材料， 其例如是铟锡氧化物(indium tin oxide，IT0)、铟锌氧化物(indium zinc oxide，IZ0)、氧 化铝锌(Al doped ZnO，AZ0)、铟镓锌氧化物(Indium-Gallium-Zinc Oxide, IGZ0)、掺镓氧 化锌(Ga doped zinc oxide，GZ0)、锌锡氧化物(Zinc-Tin Oxide，ΖΤ0)、氧化铟(In2O3)、氧 化锌(ZnO)、或二氧化锡(SnO2)等。在此说明的是，在上述实施例中是以形成底栅极结构(如图3A及图3C所示)作为 主动元件为例来进行说明，但本发明并不限于此。在另一实施例中，本发明的主动元件阵列 基板的制造方法也可以形成其它的主动元件结构，如顶栅极(top gate)的主动元件结构。 图6是依照本发明的另一实施例的主动元件结构的剖面示意图，其中与前述图式相同的构 件则使用相同的标号并省略其说明。如图6所示，通道层118也可以是形成于扫描线图案106下方。换言之，前述的底栅极主动元件结构是在形成第一图案化导电层104之后以及形成第二图案化导电层120之 前，形成绝缘层116及通道层118。而在此实施例中，顶栅极主动元件结构的形成方法则是 改变上述结构的形成顺序，而于基板102上依序形成通道层118、至少包括源极124s及漏极 124d的第二图案化导电层120、绝缘层116、作为栅极的第一图案化导电层104(如图6所示 的第二扫描线110)。图7A、8A、9A及图IOA是依照本发明的第二实施例的一种主动元件阵列基板的 制造流程上视示意图；图7B、8B、9B及图IOB分别是沿着图7A、8A、9A及图IOA的线段 III-Iir的剖面示意图。须注意的是，图7A至图IOA所示的制造流程是接续图IA后的步 骤，且在图7A至图IOA中，和图IA相同的构件则使用相同的标号并省略其说明。请参照图7A及图7B，在对扫描线图案106及共通电极图案112进行断线检测之 后，于基板102上形成绝缘层716，以全面性覆盖第一图案化导电层104，并作为栅绝缘层。 之后，于预形成薄膜晶体管的区域的基板102上形成多个通道层118，通道层118位于扫描 线图案106的上方而形成底栅极的主动元件结构。请参照图8A及图8B，于基板102上形成第二图案化导电层720。第二图案化导电 层720包括多条数据线122、多个源极124s及漏极124d、多个第一连接线726，以及选择性 地包括至少一个共享总线线128。第一连接线726例如是横跨于第一扫描线108的第一接 点108a与第二扫描线110的第一接点IlOa之间的上方位置。而且，第一连接线726具有 开口 726a,726b暴露出绝缘层716。请参照图9A及图9B，于基板102上形成保护层730，以覆盖第二图案化导电层 720。之后，图案化保护层730与绝缘层716，以使保护层730具有多个第一接触窗730a，并 使绝缘层716具有多个第二接触窗716a。在一实施例中，第一接触窗730a位于第一连接线 726的开口 726a、726b上方，而第二接触窗716a位于第一连接线726的开口 726a、726b下 方。靠近第一扫描线108的第一接点108a—侧，第一接触窗730a、开口 726a及第二接触窗 716a共同暴露出下方的扫描线图案106 ；而靠近第二扫描线110的第一接点IlOa —侧，第 一接触窗730a、开口 726b及第二接触窗716a共同暴露出下方的扫描线图案106。请参照图IOA及图10B，于基板102上形成第三图案化导电层。第三图案化导电层 包括多个与漏极124d连接的像素电极132以及多个第二连接线734。第二连接线734的材 质例如是相同于像素电极132，其可以为透明导电材料。由于第一接触窗730a、开口 726a、 开口 726b及第二接触窗716a共同暴露出下方的扫描线图案106，因此，第二扫描线110可 通过第一连接线726、第二连接线734与对应的第一扫描线108电性连接并构成一回路图 案。对于每一扫描线图案106而言，各第二连接线734通过位于对应的开口 726a、第一接 触窗730a及第二接触窗716a与扫描线图案106的第一扫描线108的第一接点108a电性 连接；且各第二连接线734通过位于对应的开口 726b、第一接触窗730a及第二接触窗716a 与扫描线图案106的第二扫描线110的第一接点IlOa电性连接。在此说明的是，上述实施例是以第一接触窗730a仅对应配置在第一连接线726的 开口 726a、726b上方，也即第一连接线726的两端而作为侧接触窗(side contact)为例， 但本发明尚具有其它实施型态。图IOC是根据另一实施例而沿着图IOA的线段III-III’ 的剖面示意图，其中与图IOB相同的构件则使用相同的标号并省略其说明。请参照图10C，在另一实施例中，在图案化保护层730与绝缘层716之后，使保护层730具有多个第一接触窗730a，并使绝缘层716具有多个第二接触窗716a。除了部分第 一接触窗730a位于第一连接线726的开口 726a、726b上方之外，保护层730更包括第一接 触窗730b位于开口 726a、726b上方以外的区域并暴露出第一连接线726。各第二连接线 734分别通过对应的开口 726a、开口 726b、第一接触窗730a及第二接触窗716a与对应的第 一扫描线108的第一接点108a及第二扫描线110的第一接点IlOa连接。此外，各第二连 接线734还分别可以通过第一接触窗730b连接第一连接线726，以进一步确保第一连接线 726与第一扫描线108、第二扫描线110的电性连接。图11至图12是依照本发明的第三实施例的一种主动元件阵列基板的制造流程上 视示意图。须注意的是，在图11至图12中，和前述图式相同的构件则使用相同的标号并省 略其说明。请参照图11，于基板102上形成第一图案化导电层104的步骤中，第一扫描线108 的第一接点108a例如是不与第二扫描线110的第一接点IlOa连接，且第一扫描线108的 第二接点108b例如是不与第二扫描线110的第二接点IlOb连接。也就是说，在每一个扫 描线图案106’中，第一扫描线108与第二扫描线110在两端接点皆不连接，而形成完全分 离的两条扫描线，因此无法形成回路。接着，对扫描线图案106’进行断线检测。类似图IC所述的方法，断线检测通过包 括测试信号产生器以及测试信号传感器的非接触式断线检测机台来进行。在一实施例中， 测试信号产生器通过电流感应的方式分别使各第一扫描线108的第一接点108a及各第二 扫描线110的第一接点IlOa产生感测电流，而测试信号传感器适于分别在各第一扫描线 108的第二接点108b及各第二扫描线110的第二接点IlOb上方分别感测流经各第一扫描 线108及各第二扫描线110的感测电流。如此一来，即可有效地检测并判断对应的第一扫 描线108或第二扫描线110是否有断线的情况发生。在对扫描线图案106’及共通电极图案112进行断线检测步骤之后，进行后续工 艺以完成主动元件阵列基板的制作。如图12所示，由于第一扫描线108与第二扫描线110 在两侧端点都没有连接，因此，所形成的第二图案化导电层120’更包括多个连接线126’， 连接线126’例如是横跨于第一扫描线108的第二接点108b与第二扫描线110的第二接点 IlOb之间的上方位置。如此一来，连接线126可通过扫描线图案106’上方对应的接触窗 116a使得第一扫描线108的第一接点108a与第二扫描线110的第一接点IlOa电性连接， 且连接线126’可通过扫描线图案106’上方对应的接触窗116a使得第一扫描线108的第 二接点108b与第二扫描线110的第二接点IlOb电性连接。须注意的是，在第二实施例及第三实施例中，通道层可以形成于扫描线图案的上 方(底栅极主动元件结构)或下方(顶栅极主动元件结构)，且扫描线图案也可包括一条以 上的第二扫描线，本领域技术人员当可依前述实施例知其应用及变化，故于此不再赘述。综上所述，本发明的主动元件阵列基板及其制造方法至少具有下列优点1.在形成第一图案化导电层的步骤中，第一扫描线及第二扫描线之间不形成回 路，因此，在进行断线检测时，能够有效避免感测电流由另一条非被检测的扫描线传递而造 成检测信号异常。如以一来，本发明的主动元件阵列基板及其制造方法可有助于判断断线 缺陷，并可显著提升断线检测率。2.在进行断线检测之后，利用第二图案化金属层或第三图案化金属层的连接线使第一扫描线及该第二扫描线电性连接以构成回路图案，因此能够与现有的面板工艺相整 合，且工艺简单而不会造成成本的增加。 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟 悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形 都应属于本发明权利要求的保护范围。
权利要求
一种主动元件阵列基板的制造方法，其特征在于，包括于一基板上形成一第一图案化导电层，该第一图案化导电层包括多个彼此分离的扫描线图案，其中各该扫描线图案包括一第一扫描线具有一第一接点以及一第二接点；以及一第二扫描线，邻近于该第一扫描线，该第二扫描线具有一第一接点以及一第二接点；对该些扫描线图案进行一断线检测；形成多个通道层于该基板上；形成一第二图案化导电层于该基板上，该第二图案化导电层包括多条与该些第一扫描线及该些第二扫描线交错的数据线；多个位于该些通道层上方的源极以及漏极，其中该些源极对应地与该些数据线电性连接；以及多个连接线，该些连接线中的至少一个将每一扫描线图案中的该第一扫描线及该第二扫描线电性连接以构成一回路图案；以及形成多个与该些漏极电性连接的像素电极。
2.根据权利要求1所述的主动元件阵列基板的制造方法，其特征在于，于该基板上形 成该第一图案化导电层的步骤中，该第一扫描线的第一接点不与该第二扫描线的第一接点 连接，该第一扫描线的第二接点与该第二扫描线的第二接点连接。
3.根据权利要求2所述的主动元件阵列基板的制造方法，其特征在于，该断线检测通 过一非接触式断线检测机台来进行，该非接触式断线检测机台包括一测试信号产生器以及 一测试信号传感器，该测试信号产生器适于通过电流感应的方式分别使各该第一扫描线的 第一接点产生一感测电流，该测试信号传感器适于在各该第二扫描线的第二接点上方分别 感测流经各该第一扫描线的该感测电流。
4.根据权利要求3所述的主动元件阵列基板的制造方法，其特征在于，该非接触式断 线检测机台沿着一检测方向移动以逐一对该些第一扫描线及该些第二扫描线进行非接触 式断线检测。
5.根据权利要求2所述的主动元件阵列基板的制造方法，其特征在于，该断线检测通 过一非接触式断线检测机台来进行，该非接触式断线检测机台包括一测试信号产生器以及 一测试信号传感器，该测试信号产生器适于通过电流感应的方式分别使各该第一接点产生 一感测电流，该测试信号传感器适于在各该第二接点上方分别感测流经各该第一扫描线及 各该第二扫描线的该感测电流。
6.根据权利要求5所述的主动元件阵列基板的制造方法，其特征在于，该非接触式断 线检测机台沿着一检测方向移动以逐一对该些第一扫描线及该些第二扫描线进行非接触 式断线检测。
7.根据权利要求2所述的主动元件阵列基板的制造方法，其特征在于，该些通道层形 成于该些扫描线图案上方或下方。
8.根据权利要求2所述的主动元件阵列基板的制造方法，其特征在于，更包括在形成该第一图案化导电层之后以及形成第二图案化导电层之前，形成一绝缘层以覆 盖该第一图案化导电层，其中该绝缘层具有多个接触窗，而各该连接线分别通过对应的接触窗使得该第一扫描线的第一接点与该第二扫描线的第一接点电性连接。
9.根据权利要求2所述的主动元件阵列基板的制造方法，其特征在于，对该些扫描线 图案进行该断线检测的步骤包括通过该第一接点对该些第一扫描线与该些第二扫描线进行一非接触式断线检测。
10.根据权利要求2所述的主动元件阵列基板的制造方法，其特征在于，该第一图案化 导电层更包括至少一共通电极图案，该共通电极图案不与该扫描线图案连接。
11.根据权利要求10所述的主动元件阵列基板的制造方法，其特征在于，更包括对该 共通电极图案进行另一断线检测。
12.根据权利要求1所述的主动元件阵列基板的制造方法，其特征在于，于该基板上形 成该第一图案化导电层的步骤中，该第一扫描线的第一接点不与该第二扫描线的第一接点 连接，该第一扫描线的第二接点不与该第二扫描线的第二接点连接。
13.根据权利要求12所述的主动元件阵列基板的制造方法，其特征在于，该断线检测 通过一非接触式断线检测机台来进行，该非接触式断线检测机台包括一测试信号产生器以 及一测试信号传感器，该测试信号产生器适于通过电流感应的方式分别使各该第一扫描线 及各该第二扫描线的第一接点产生一感测电流，该测试信号传感器适于分别在各该第一扫 描线及各该第二扫描线的第二接点上方分别感测流经各该第一扫描线及各该第二扫描线 的该感测电流。
14.根据权利要求13所述的主动元件阵列基板的制造方法，其特征在于，该非接触式 断线检测机台沿着一检测方向移动以逐一对该些第一扫描线及该些第二扫描线进行非接 触式断线检测。
15.根据权利要求12所述的主动元件阵列基板的制造方法，其特征在于，该些通道层 形成于该些扫描线图案上方或下方。
16.根据权利要求12所述的主动元件阵列基板的制造方法，其特征在于，更包括在形成该第一图案化导电层之后以及形成第二图案化导电层之前，形成一绝缘层以覆 盖该第一图案化导电层，其中该绝缘层具有多个接触窗，该些连接线分别通过对应的接触 窗使得该第一扫描线的第一接点与该第二扫描线的第一接点电性连接，并通过对应的接触 窗使得该第一扫描线的第二接点与该第二扫描线的第二接点电性连接。
17.根据权利要求12所述的主动元件阵列基板的制造方法，其特征在于，该第一图案 化导电层更包括至少一共通电极图案，该共通电极图案不与该扫描线图案连接。
18.根据权利要求17所述的主动元件阵列基板的制造方法，其特征在于，更包括对该 共通电极图案进行另一断线检测。
19.一种主动元件阵列基板的制造方法，其特征在于，包括于一基板上形成一第一图案化导电层，该第一图案化导电层包括多个彼此分离的扫描 线图案，其中各该扫描线图案包括一第一扫描线具有一第一接点以及一第二接点；以及至少一第二扫描线，邻近于该第一扫描线，该第二扫描线具有一第一接点以及一第二 接点；对该些扫描线图案进行一断线检测；形成多个通道层于该基板上；形成一第二图案化导电层于该基板上，该第二图案化导电层包括 多条与该些第一扫描线及该些第二扫描线交错的数据线；多个位于该些通道层上方的源极以及漏极，其中该些源极对应地与该些数据线电性连 接；以及多个第一连接线；以及形成一第三图案化导电层，该第三图案化导电层包括 多个与该些漏极连接的像素电极；以及多个第二连接线，其中该些第二扫描线通过该些第一连接线与该些第二连接线与对应 的该些第一扫描线电性连接并构成一回路图案。
20.根据权利要求19所述的主动元件阵列基板的制造方法，其特征在于，于该基板上 形成该第一图案化导电层的步骤中，该第一扫描线的第一接点不与该第二扫描线的第一接 点连接，该第一扫描线的第二接点与该第二扫描线的第二接点连接。
21.根据权利要求20所述的主动元件阵列基板的制造方法，其特征在于，该断线检测 通过一非接触式断线检测机台来进行，该非接触式断线检测机台包括一测试信号产生器以 及一测试信号传感器，该测试信号产生器适于通过电流感应的方式分别使各该第一扫描线 的第一接点产生一感测电流，该测试信号传感器适于在各该第二扫描线的第二接点上方分 别感测流经各该第一扫描线的该感测电流。
22.根据权利要求21所述的主动元件阵列基板的制造方法，其特征在于，该非接触式 断线检测机台沿着一检测方向移动以逐一对该些第一扫描线及该些第二扫描线进行非接 触式断线检测。
23.根据权利要求20所述的主动元件阵列基板的制造方法，其特征在于，该断线检测 通过一非接触式断线检测机台来进行，该非接触式断线检测机台包括一测试信号产生器以 及一测试信号传感器，该测试信号产生器适于通过电流感应的方式分别使各该第一接点产 生一感测电流，该测试信号传感器适于在各该第二接点上方分别感测流经各该扫描线的该 感测电流。
24.根据权利要求20所述的主动元件阵列基板的制造方法，其特征在于，更包括 在形成该第一图案化导电层之后以及形成该第二图案化导电层之前，形成一绝缘层以覆盖该第一图案化导电层，其中各该第一连接线具有多个开口暴露出该绝缘层；在形成该第二图案化导电层之后以及形成该第三图案化导电层之前，形成一保护层以 覆盖该第二图案化导电层；以及图案化该保护层与该绝缘层，以使该保护层具有多个第一接触窗，并使该绝缘层具有 多个第二接触窗，其中该些第一接触窗位于该些开口上方，该些第二接触窗位于该些开口 下方，且对于每一扫描线图案，各该第二连接线通过对应该些开口、该些第一接触窗及该些 第二接触窗使得该第一扫描线的第一接点与该第二扫描线的第一接点电性连接。
25.根据权利要求20所述的主动元件阵列基板的制造方法，其特征在于，更包括在形成该第一图案化导电层之后以及形成第二图案化导电层之前，形成一绝缘层以覆 盖该第一图案化导电层，其中各该第一连接线具有多个开口暴露出该绝缘层；在形成该第二图案化导电层之后以及形成该第三图案化导电层之前，形成一保护层以 覆盖该第二图案化导电层；以及图案化该保护层与该绝缘层，以使该保护层具有多个第一接触窗，并使该绝缘层具有 多个第二接触窗，其中部分该些第一接触窗位于该些开口上方，其余该些第一接触窗位于 该些开口上方以外的区域并暴露出该些第一连接线，该些第二接触窗位于该些开口下方， 且各该第二连接线分别通过对应的该些开口、该些第一接触窗及该些第二接触窗使得对应 的该第一扫描线的第一接点与该第二扫描线的第一接点电性连接。
26.根据权利要求19所述的主动元件阵列基板的制造方法，其特征在于，于该基板上 形成该第一图案化导电层的步骤中，该第一扫描线的第一接点不与该第二扫描线的第一接 点连接，该第一扫描线的第二接点不与该第二扫描线的第二接点连接。
27.—种主动元件阵列基板，其特征在于，包括 一基板； 一第一图案化导电层，配置于该基板上，该第一图案化导电层包括多个彼此分离的扫 描线图案，其中各该扫描线图案包括一第一扫描线具有一第一接点以及一第二接点；以及 一第二扫描线具有一第一接点以及一第二接点； 多个通道层，配置于该基板上；一第二图案化导电层，配置于该基板上，该第二图案化导电层包括 多条与该些第一扫描线及该些第二扫描线交错的数据线；多个位于该些通道层上方的源极以及漏极，其中该些源极对应地与该些数据线电性连 接；以及多个连接线，该些连接线中的至少一个将每一扫描线图案中的该第一扫描线及该第二 扫描线电性连接以构成一回路图案；以及 多个像素电极，与该些漏极连接。
28.根据权利要求27所述的主动元件阵列基板，其特征在于，该些通道层形成于该些 扫描线图案上方或下方。
29.根据权利要求27所述的主动元件阵列基板，其特征在于，更包括一绝缘层，覆盖该 第一图案化导电层，其中该绝缘层具有多个接触窗，各该连接线分别通过对应的接触窗与 对应的第二扫描线的第一接点及第一扫描线的第一接点连接。
30.根据权利要求27所述的主动元件阵列基板，其特征在于，该第一图案化导电层更 包括至少一共通电极图案，该共通电极图案不与该扫描线图案连接。
31.一种主动元件阵列基板，其特征在于，包括 一基板；一第一图案化导电层，配置于该基板上，该第一图案化导电层包括多个彼此分离的扫 描线图案，其中各该扫描线图案包括一第一扫描线具有一第一接点以及一第二接点；以及 一第二扫描线具有一第一接点以及一第二接点；多个通道层以及一第二图案化导电层，配置于该基板上，该第二图案化导电层包括多 条与该些第一扫描线及该些第二扫描线交错的数据线、多个与该些第一扫描线及该些第二 扫描线连接的源极、多个漏极以及多个第一连接线；以及一第三图案化导电层，该第三图案化导电层包括多个与该些漏极连接的像素电极以及多个第二连接线，其中该些第一连接线与该些第二连接线使该些第二扫描线的第一接点与 对应的该些第一扫描线的第一接点连接。
32.根据权利要求31所述的主动元件阵列基板，其特征在于，该第一扫描线的第一接 点不与该第二扫描线的第一接点连接，该第一扫描线的第二接点与该第二扫描线的第二接 点连接。
33.根据权利要求32所述的主动元件阵列基板，其特征在于，该些通道层形成于该些 扫描线图案上方或下方。
34.根据权利要求32所述的主动元件阵列基板，其特征在于，更包括一保护层，以覆盖该第二图案化导电层，该保护层具有多个第一接触窗；以及一绝缘层，以覆盖该第一图案化导电层，该绝缘层具有多个第二接触窗，其中各该第一 连接线具有多个开口，该些第一接触窗位于该些开口上方，该些第二接触窗位于该些开口 下方，且对于每一扫描线图案，各该第二连接线通过对应的该些开口、该些第一接触窗及该 些第二接触窗使得对应的该第一扫描线的第一接点与该第二扫描线的第一接点电性连接。
35.根据权利要求32所述的主动元件阵列基板，其特征在于，更包括一保护层，以覆盖该第二图案化导电层，该保护层具有多个第一接触窗；以及一绝缘层，以覆盖该第一图案化导电层，该绝缘层具有多个第二接触窗，其中各该第一 连接线具有多个开口，部分该些第一接触窗位于该些开口上方，其余该些第一接触窗位于 该些开口上方以外的区域并暴露出该些第一连接线，该些第二接触窗位于该些开口下方， 且各该第二连接线分别通过对应的该些开口、该些第一接触窗及该些第二接触窗使得对应 的该第一扫描线的第一接点与该第二扫描线的第一接点电性连接。
36.根据权利要求31所述的主动元件阵列基板，其特征在于，该第一扫描线的第一接 点不与该第二扫描线的第一接点连接，该第一扫描线的第二接点不与该第二扫描线的第二 接点连接。
37.根据权利要求36所述的主动元件阵列基板，其特征在于，该些通道层形成于该些 扫描线图案上方或下方。
38.根据权利要求36所述的主动元件阵列基板，其特征在于，该第一图案化导电层更 包括至少一共通电极图案，该共通电极图案不与该扫描线图案连接。
全文摘要
一种主动元件阵列基板及其制造方法。于基板上形成包括多个分离扫描线图案的第一图案化导电层。各扫描线图案包括相邻的第一扫描线及第二扫描线，第一扫描线及第二扫描线各自具有第一接点及第二接点。对扫描线图案进行断线检测。形成多个通道层于基板上。形成第二图案化导电层于基板上，包括多条与第一扫描线及第二扫描线交错的数据线、多个位于通道层上方的源极及漏极、多个连接线。源极对应地与数据线电性连接。连接线中的至少一个将每一扫描线图案中的第一扫描线及第二扫描线电性连接以构成回路图案。形成多个与漏极电性连接的像素电极。
文档编号H01L21/77GK101969043SQ20101026585
公开日2011年2月9日 申请日期2010年8月25日 优先权日2010年8月25日
发明者吴文斌, 杨峻铭, 林文宜, 赖柏霖, 黄莹发 申请人:友达光电股份有限公司