专利名称：互补金属氧化物半导体图像传感器及其制造方法
技术领域：
实施例涉及一种互补金属氧化物半导体(CMOS)图像传感器(CIS)及制造CIS的方法。
背景技术：
通常，互补金属氧化物半导体图像传感器(CIS)可以包括有源像素传感器(APS) 阵列区域和周边电路(0ΒΡ，光学黑色像素)区域。在APS阵列区域中，传输晶体管可以形成 在光电二极管和浮置扩散层之间。在可用作光接收区域的APS阵列区域中，光能可以传输到光电二极管和浮置扩散 层。在OBP区域中，可以形成光阻挡层以阻挡OBP区域上的光。滤色器层可以形成在APS 阵列区域和OBP区域上以覆盖光阻挡层。
发明内容
实施例针对一种互补金属氧化物半导体(CMOS)图像传感器(CIS)及制造CIS的方法。至少一个上述和其它的特征以及优点可以通过提供一种互补金属氧化物半导体 (CMOS)图像传感器(CIS)来实现，该CIS包括衬底，具有第一表面和与第一表面相反的第 二表面，衬底包括有源像素传感器(APS)阵列区域和周边电路区域，APS阵列区域包括光电 转换元件；绝缘中间层，在衬底的第一表面上，绝缘中间层包括电连接到光电转换元件的金 属布线；光阻挡层，在衬底的第二表面的周边电路区域上，光阻挡层暴露APS阵列区域并包 括彼此间隔开的多个金属布线图案，以形成沿APS阵列区域与周边电路区域之间的边界区 域的至少一条排出通路(drainage path)；滤色器层，在衬底的第二表面上，滤色器层覆盖 APS阵列区域和光阻挡层；以及微透镜，在APS阵列区域上的滤色器层上。光阻挡层的排出通路可以在光阻挡层的拐角部分处。光阻挡层的排出通路可以在光阻挡层的中间部分处。金属布线图案可以形成多个排出通路，排出通路在光阻挡层的拐角部分和中间部 分处。光阻挡层可以包括铝。滤色器层可以具有沿APS阵列区域与周边电路区域之间的边界区域的均勻的高度。滤色器层可以具 有跨过APS阵列区域、周边电路区域以及其间的边界区域的均勻 且平坦的表面。金属布线图案可以围绕APS阵列区域。至少一个上述和其它的特征以及优点也可以通过提供一种制造互补金属氧化物 半导体(CMOS)图像传感器(CIS)的方法来实现，该方法包括制备衬底，该衬底具有第一表 面和与第一表面相反的第二表面，使得衬底包括有源像素传感器(APS)阵列区域和周边电路区域，APS阵列区域包括光电转换元件；在衬底的第一表面上形成绝缘中间层，使得绝缘 中间层包括电连接到光电转换元件的金属布线；在衬底的第二表面的周边电路区域上形成 光阻挡层，使得光阻挡层暴露APS阵列区域并包括彼此间隔开的多个金属布线图案，以形 成沿APS阵列区域与周边电路区域之间的边界区域的至少一条排出通路；在衬底的第二表 面上形成滤色器层，以覆盖APS阵列区域和光阻挡层；以及在APS阵列区域上的滤色器层上 形成微透镜。形成光阻挡层可以包括在衬底的第二表面上形成金属布线层使得金属布线层围 绕APS阵列区域；以及部分去除金属布线层以形成限定至少一个排出通路的金属布线图
案。 排出通路可以形成在金属布线层的拐角部分处。排出通路可以形成在金属布线层的中间部分处。金属布线图案可以在金属布线层的拐角部分和中间部分处形成多条排出通路。金属布线层可以包括铝。形成APS阵列区域和周边电路区域可以包括在衬底的第一表面中形成外延层； 在衬底的第一区域中的外延层上形成光电二极管、传输栅极和浮置扩散层；以及在衬底的 第二区域中形成逻辑晶体管。该方法还可以包括去除衬底的第二表面的一部分以暴露外延层。形成滤色器层可以包括在衬底的第二表面上涂覆用于滤色器层的涂覆溶液；以 及通过光阻挡层的排出通路将部分涂覆溶液从APS阵列区域排出，使得滤色器层具有沿 APS阵列区域与周边电路区域之间的边界区域的均勻的高度。形成滤色器层可以包括在衬底的第二表面上涂覆用于滤色器层的涂覆溶液；以 及通过光阻挡层的排出通路将部分涂覆溶液从APS阵列区域排出，使得滤色器层具有跨过 APS阵列区域、周边电路区域以及其间的边界区域的均勻且平坦的表面。
通过参照附图更详细地描述示范性实施例，以上和其它的特征以及优点对于本领 域技术人员将变得更加明显，附图中图1示出根据实施例的具有排出通路的光阻挡层的平面图；图2和图3示出曲线图，示出基于存在排出通路和没有排出通路时的颜色变化和 分布关系；图4和图5示出根据实施例的光阻挡层的示例的平面图；图6至图19示出在制造根据实施例的CIS的方法中的阶段的截面图；以及图20示出具有根据实施例的包括光阻挡层的CIS的系统的方框图。
具体实施例方式在下文将参照附图更全面地描述示例性实施例；然而，它们可以以不同的形式实 施，而不应被解释为限于这里阐述的实施例。而是，提供这些实施例使得本公开透彻和完 整，并将本发明的范围充分传达给本领域技术人员。在附图中，为了示出的清晰，层和区的尺寸及相对尺寸可以被夸大。应当理解，当称一层或元件在另一层或衬底“上”时，它可以直接在另一层或衬底上，或者还可以存在插 入的层。此外，应当理解，当称一层在另一层“下”时，它可以直接在另一层下，或者还可以 存在一个或多个插入的层。此外，还应当理解，当称一层在两个层“中间”时，它可以是这两 个层之间的唯一的层，或者还可以存在一个或多个插入的层。相同的附图标记始终指代相 同的元件。应当理解，当称一元件或层在另一元件或层“上”、“连接到”或“耦接到”另一元件 或层时，它可以直接在另一元件或层上、直接连接到或耦接到另一元件或层，或者可以存在 插入的元件或层。相反，当称一元件“直接”在另一元件或层“上”、“直接连接到”或“直接 耦接到”另一元件或层时，不存在插入的元件或层。相同的附图标记指代相同的元件。如此 处所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。应当理解，虽然这里可以使用术语第一、第二、第三等描述各种元件、组件、区域、 层和/或部分，但这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅用 于将一个元件、组件、区域、层或部分与另一区域、层或部分区别开。因此，以下讨论的第一 元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而不背离示例性实 施例的教导。为便于描述此处可以使用诸如“上(upper)”等的空间相对性术语以描述如附图 所示的一个元件或特征与另一个(些)元件或特征之间的关系。应当理解，空间相对性术 语是用来概括除附图所示取向之外器件在使用或操作中的不同取向。器件可以另外地取向 (旋转90度或在其它取向)，此处所用的空间相对性描述符做相应解释。这里所用的术语仅仅是为了描述特定示例性实施例，并非要限制示例性实施例。 如此处所用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数 形式。还应当理解，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、 整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它的特征、整体、步骤、 操作、元件、组件和/或其组合的存在或增加。这里参照截面图描述示例性实施例，这些截面图为理想化示例性实施例(和中间 结构)的示意图。因而，举例来说，由制造技术和/或公差引起的插图形状的变化是可能发 生的。因此，示例性实施例不应被解释为限于此处示出的区域的特定形状，而是包括由例如 制造引起的形状偏差在内。例如，图示为矩形的注入区域将通常具有圆形或弯曲的特征和 /或在其边缘处的注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。类似地， 由注入形成的埋入区域可以导致在埋入区域与注入穿过其发生的表面之间的区域中的一 些注入。因此，附图中示出的区域实质上是示意性的，它们的形状并非要示出器件区域的真 实形状，也并非要限制示例性实施例的范围。除非另行定义，此处使用的所有术语(包括技术术语和科学术语)都具有本发明 所属领域内的普通技术人员所通常理解的同样的含义。还应当理解，诸如通用词典中所定 义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的 含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。图1示出根据实施例的 具有排出通路的光阻挡层的平面图。参照图1，光阻挡层60可以形成在衬底的背面例如第二表面上。衬底可以包括有 源像素传感器(APS)阵列区域和周边电路(0ΒΡ，光学黑色像素)区域。多个光电转换元件可以形成在APS阵列区域中。例如，光电二极管、传输栅极和/或浮置扩散层可以形成在 APS阵列区域中。周边逻辑金属氧化物半导体(MOS)晶体管可以形成在OBP区域中。光阻挡层60可以形成在OBP区域上，例如暴露APS阵列区域。例如，光阻挡层60 可以包括铝。因而，光能可以被传输到具有背面照射(BSI)架构的CIS的APS阵列区域。 在实施中，光阻挡层60可以具有在其四个拐角部分的每个处的至少一个排出通 路64。例如，光阻挡层60可以包括在OBP区域上的四个金属布线图案62。金属布线图案 62可以布置为围绕APS阵列区域。金属布线图案62可以彼此间隔开以形成排出通路64。滤色器层可以提供在衬底的背面例如第二表面上。滤色器层可以形成在APS阵列 区域和OBP区域上，例如可以覆盖光阻挡层60。因而，在实施例中，用于形成滤色器层的涂覆溶液的一部分可以通过光阻挡层60 的排出通路64从APS阵列区域排出，从而形成沿APS阵列区域与OBP区域之间的边界区域 具有均勻厚度的滤色器层。换句话说，滤色器层可以具有跨过APS阵列区域、OBP区域以及 其间的边界区域的均勻且平坦的表面。排出通路64可以形成在光阻挡层60的拐角部分处，在拐角部分会发生相对较大 的表面张力。此外，排出通路64可以自由地布置而不影响信号处理。图2和图3示出曲线图，示出基于存在排出通路和不存在排出通路时的颜色变化 和分布关系。参照图2，曲线图的左侧的数据示出存在排出通路时BG颜色的比例和分布。曲线 图的右侧的数据示出在不存在排出通路时BG颜色的比例和分布。对比左侧数据和右侧数据，左侧数据表明CIS的分辨率和电特性被改善。参照图3，曲线图的左侧数据示出当存在排出通路时RG颜色比例和分布。曲线图 的右侧数据示出在不存在排出通路时RG颜色的比例和分布。对比左侧数据和右侧数据，左侧数据表明CIS的分辨率和电特性被改善。此外，在 G颜色范围中，减少了 B和R颜色的串扰效应。因此，由于光阻挡层60的排出通路64，用于形成滤色器层的涂覆溶液可以均勻地 扩展开，从而改善CIS的特性。图4和图5示出根据实施例的光阻挡层的示例的平面图。参照图4，排出通路64可以形成在光阻挡层60的拐角部分和中间部分处。参照图5，在光阻挡层60的拐角部分处的排出通路64可以具有配置为防止滤色器 涂覆溶液的漩涡的结构。排出通路64可以对称地或不对称地布置。根据电路布图或滤色器涂覆溶液，排出 通路64可以具有各种形状。在下文，将解释制造根据实施例的CIS的方法。图6至图19示出在制造根据实施例的CIS的方法中的阶段的截面图。参照图6，衬底100可以包括第一区域A和第二区域B。例如，第一区域A可以为 有源像素传感器(APS)阵列区域提供，光电二极管、传输栅极和浮置扩散层可以形成在APS 阵列区域处；第二区域B可以为周边电路(0ΒΡ，光学黑色像素)区域提供，周边逻辑金属氧 化物半导体(MOS)晶体管可以形成在周边电路区域处。衬底100可以包括ρ型衬底或η型衬底。衬底100可以具有第一表面和与第一表面相反的第二表面。外 延层105可以形成在衬底100上。外延层105可以形成在衬底100的第一表面 中。外延层105可以用杂质轻掺杂。外延层105可以包括第一导电类型的杂质。在实施方 式中，外延层105可以形成为约5μπι至约15 μ m的厚度。第一导电类型阱110和第二导电类型阱115可以形成在第二区域B中的外延层 105的上部中。参照图7，隔离层120可以形成在外延层105中。隔离层120可以使其间的光电二 极管145(见图8)隔离，或者可以隔离其间的公共器件和电路元件。隔离层120可以根据 其位置而具有不同的深度。例如，光电二极管145之间的隔离层120可以具有比公共器件 和电路元件之间的隔离层120更深的深度。焊垫氧化物层125可以形成在外延层105和隔离层120上。第一掩模130可以形成在焊垫氧化物层125上以暴露第一区域A的一部分，例如 传输晶体管区域。第一导电类型杂质和第二导电类型杂质可以使用第一掩模130作为离子 注入掩模依次注入到外延层105中，以在外延层105的上部处形成第一沟道区域132和第 二沟道区域134。第一沟道区域132和第二沟道区域134可以用于传输晶体管。然后可以 去除第一掩模130。参照图8，光电二极管145可以形成在第一区域A中的外延层105的上部处。例 如，第二掩模140可以形成在焊垫氧化物层125上以暴露光电二极管区域。第二导电类型 杂质和第一导电类型杂质可以使用第二掩模140作为注入掩模而被依次注入到外延层105 的上部中。因此，可以分别形成第一杂质区域142和第二杂质区域144，从而形成光电二极 管145。在实施方式中，第一杂质区域142可以具有从外延层105的顶表面的约5μπι的深 度。然后可以去除第二掩模140和焊垫氧化物层125。参照图9，栅极绝缘层150可以形成在外延层105和隔离层120上。多个栅极结构 155可以形成在第一区域A和第二区域B中的栅极绝缘层150上。每个栅极结构155可以 包括栅极电极152和硬掩模154。在实施方式中，第一阻挡层160可以形成在栅极结构155和栅极绝缘层150上。第 一阻挡层160可以共形地形成在栅极结构155和栅极绝缘层150上。第一阻挡层160可以 通过例如化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺使用氮化物形成为约200人的 厚度。如果随后进行离子注入工艺，第一阻挡层160可以防止或减少不期望的杂质(例如， 金属离子)扩散到外延层105中。第三掩模165可以形成在第一区域A中的第一阻挡层160上以覆盖光电二极管区 域和传输晶体管区域。第二导电类型杂质可以通过注入工艺使用第三掩模165和栅极结构 155作为离子注入掩模而注入到外延层105中，以在外延层105上部邻近栅极结构155形成 第一轻掺杂杂质层170。然后可以去除第三掩模165。在另一实施方式中，第一阻挡层160可以在通过离子注入工艺形成第一轻掺杂杂 质层170之后以及在去除第三掩模165之后形成。参照图10和图11，第四掩模175可以形成在第一阻挡层160上以暴露浮置扩散层 区域。第二导电类型杂质可以通过离子注入工艺使用第四掩模175和栅极结构155作为离 子注入掩模而注入到外延层105中，以在第一轻掺杂杂质层170的上部处形成第一重掺杂杂质层180。第一阻挡层160可以在形成第一重掺杂杂质层180时防止或减少不期望的杂 质(例如，金属离子)扩散到外延层105中。然后可以去除第四掩模175。然后，第五掩模185可以形成在第一阻挡层160上以暴露将要形成在区域B中的 PMOS的区域。第一导电类型杂质可以通过离子注入工艺使用第五掩模185和栅极结构155 作为离子注入掩模而注入到外延层105中，以在第一轻掺杂杂质层170的上部处形成第二 轻掺杂杂质层190。然后可以去除第五掩模185。参照图12，第二阻挡层195可以形成在第一区域A中的光电二极管区域和浮置扩 散层区域上的第一阻挡层160上。间隔物198可以形成在第二区域B中的栅极结构155的 侧壁上。例如，氮化物层(未示出)可以通过CVD工艺形成在第一阻挡层160上至约500人 的厚度。第六掩模200可以形成在部分氮化物层上。氮化物层可以通过回蚀工艺被部分去 除以形成第二阻挡层195。因而，第二阻挡层195可以形成在第一区域A中的第一阻挡层 160上。间隔物198可以形成在第二区域B中的栅极结构155的侧壁上。在实施方式中，第一阻挡层160的没有被第六掩模200覆盖的部分可以不被去除， 从而在随后的工艺中用作蚀刻停止层。在另一实施方式中，第一阻挡层160的没有被第六掩模200覆盖的部分也可以与 氮化物层同时被去除。 然后，第三重掺杂杂质层205可以形成在第二区域B中的第一轻掺杂杂质层170 的上部处。例如，第二导电类型杂质可以通过离子注入工艺使用第六掩模200和覆盖第二 重掺杂杂质区域190的第七掩模(未示出)而注入到外延层105中以形成第三重掺杂杂质 层 205。参照图13，在去除第六掩模200之后，可以进行清洁工艺。在实施方式中，如果第 一阻挡层160的没有被第六掩模200覆盖的部分已经被去除，则蚀刻停止层(未示出)可 以使用氮化物形成。参照图14至图16，第一绝缘中间层210可以形成在栅极结构155、栅极绝缘层 150、第一阻挡层160和第二阻挡层195以及间隔物198上。第一绝缘中间层210可以通过 例如CVD工艺使用氧化物(例如，高密度等离子体(HDP)氧化物)形成。分别暴露部分栅 极结构155的多个接触孔215可以穿过第一绝缘中间层210形成。可以形成多个第一插塞217以分别填充接触孔215。第一插塞217可以使用例如 金属、金属氮化物、多晶硅等形成。第一蚀刻停止层220可以形成在第一绝缘中间层210和第一插塞217上。第一蚀 刻停止层220可以使用例如氮化物形成。第二绝缘中间层225可以形成在第一蚀刻停止层 220上。第一金属布线230可以穿过第二绝缘中间层225形成以电连接到第一插塞217。第二蚀刻停止层235可以形成在第二绝缘中间层225和第一金属布线230上。第 三绝缘中间层240可以形成在第二蚀刻停止层235上。第二金属布线250可以形成在第三绝缘中间层240中以电连接到第一金属布线 230。保护层255可以形成在第二金属布线250和第三绝缘中间层240上。辅助衬底260可以附着到保护层255上。参照图17，在辅助衬底260附着到衬底100的第一表面上的保护层255上之后，为 了制造的方便可以将所得的结构翻过来。可以通过减薄工艺去除衬底100的第二表面的一部分以暴露外延层105。金属 布线层(未示出)可以形成在衬底100的第二表面上的外延层105上。金属 布线层可以形成在区域B上而使区域A暴露。例如，金属布线层可以包括诸如铝的金属。然 后，金属布线层可以被部分蚀刻以形成具有在区域A和区域B之间的边界区域中的至少一 个排出通路的光阻挡层270。图18示出根据实施例通过图6至图17示出的工艺形成的光阻挡层的平面图。参照图18，光阻挡层270可以与图4的光阻挡层60基本相同。光阻挡层270可以 包括在区域B上的例如四个或八个金属布线图案。金属布线图案可以布置为围绕区域A。 金属布线图案可以彼此间隔开以形成排出通路。排出通路可以形成在金属布线图案的拐角部分和中间部分处。此外，可以自由地 布置排出通路而不影响信号处理。此外，在金属布线图案的拐角部分处的排出通路可以具 有配置为防止用于形成滤色器层的涂覆溶液的漩涡的结构。参照图19，滤色器层275可以形成在衬底100的第二表面上的外延层105上。滤 色器层275可以覆盖区域A和区域B。例如，用于滤色器层的涂覆溶液可以涂覆在衬底100的第二表面上。然后涂覆溶 液的一部分可以通过光阻挡层270的排出通路而从区域A排出，从而形成沿区域A和区域 B的边界具有均勻高度的滤色器层275。换句话说，滤色器层275可以具有跨过APS阵列区 域、OPB区域和其间的边界区域的均勻且平坦的表面。在形成滤色器层275之后，微透镜280可以形成在第一区域A上；保护层290可以 形成为暴露微透镜280，从而形成具有背面照射(BSI)架构的CIS。图20示出方框图，示出具有包括根据实施例的光阻挡层的CIS的系统。参照图20，系统300可以处理CIS 310的输出图像。系统300可以包括例如计算 机系统、照相机系统、扫描仪、图像安全系统等。系统300可以包括中央处理器(CPU) 320，中央处理器320可以通过总线305与输 入/输出(I/O)器件330通讯。CPU 320可以通过总线305电连接到例如软盘驱动器350、 ⑶-ROM驱动器355、端口 360和/或随机存取存储器(RAM) 340。数据可以通过总线305传输 到CPU 320、软盘驱动器350、⑶-ROM驱动器355、端口 360和/或随机存取存储器(RAM) 340。 因此，可以产生CIS输出图像。端口 360可以与例如显卡、声卡、存储卡、USB装置等耦接。端口 360可以与其它 系统通讯。CIS 310可以安装在例如具有CPU 320、数字信号处理(DSP)器件或存储器件(未 示出)的芯片(未示出)上。如上所述，具有背面照射架构的CIS可以包括APS阵列区域和周边电路区域。光 阻挡层可以形成在周边电路区域上以暴露APS阵列区域。光阻挡层可以沿APS阵列区域与 周边电路区域之间的边界区域具有至少一个排出通路。因而，当涂覆溶液被涂覆以形成滤色器层时，涂覆溶液的一部分可以通过光阻挡 层的排出通路而从APS阵列区域排出，从而形成沿APS阵列区域和周边电路区域之间的边 界区域具有均勻的高度的滤色器层。因此，可以防止由于在APS阵列区域与周边电路区域 之间的被涂覆的滤色器层的厚度差异而引起的光溢出(blooming)问题或瑕疵问题。
通过回顾，在用于比较的CIS中，滤色器层会由于光阻挡层而具有在APS阵列区域 与OBP区域之间的台阶部分。例如，滤色器层在APS阵列区域上可以具有从衬底的背侧相 对小的高度。因此，虚设单元要进一步形成在APS阵列区域与OBP区域之间的边界区域上。根据实施例，不会发生在APS阵列区域与OBP区域的边界区域上的下层 (underlying layer)结构的厚度差异，从而防止滤色器层的涂覆问题并减少所得的芯片尺 寸和制造成本。实施例提供了具有改善特性的互补金属氧化物半导体(CMOS)图像传感器(CIS)。 根据实施例，当涂覆溶液被涂覆以形成滤色器层时，涂覆溶液的一部分可以通过 光阻挡层的排出通路从APS阵列区域排出，从而形成沿APS阵列区域与周边电路区域之间 的边界区域具有均勻高度的滤色器层。因此，可以防止由于APS阵列区域与周边电路区域 之间的涂覆的滤色器层的厚度差异而引起的不期望的光溢出和/或瑕疵。这里已经公开了示范性实施例，尽管使用了特定的术语，但是它们应仅以普通和 描述性的含义来使用和解释，而不是为了限制。因而，本领域技术人员应当理解，可以在形 式和细节上作出各种改变而不背离本发明的由权利要求书所阐述的精神和范围。于2009年11月5日提交到韩国知识产权局的名为“CMOS图像传感器及该CMOS 图像传感器的制造方法”的韩国专利申请No. 10-2009-0106263通过引用整体结合于此。
权利要求
1.一种互补金属氧化物半导体图像传感器，包括衬底，具有第一表面和与所述第一表面相反的第二表面，所述衬底包括 有源像素传感器阵列区域，该有源像素传感器阵列区域包括光电转换元件；和 周边电路区域；绝缘中间层，在所述衬底的所述第一表面上，所述绝缘中间层包括电连接到所述光电 转换元件的金属布线；光阻挡层，在所述衬底的所述第二表面的周边电路区域上，所述光阻挡层暴露所述有 源像素传感器阵列区域并包括彼此间隔开的多个金属布线图案，以形成沿所述有源像素传 感器阵列区域与所述周边电路区域之间的边界区域的至少一条排出通路；滤色器层，在所述衬底的所述第二表面上，所述滤色器层覆盖所述有源像素传感器阵 列区域和所述光阻挡层；以及微透镜，在所述有源像素传感器阵列区域上的所述滤色器层上。
2.如权利要求1所述的互补金属氧化物半导体图像传感器，其中所述光阻挡层的排出 通路在所述光阻挡层的拐角部分处。
3.如权利要求1所述的互补金属氧化物半导体图像传感器，其中所述光阻挡层的排出 通路在所述光阻挡层的中间部分处。
4.如权利要求1所述的互补金属氧化物半导体图像传感器，其中所述金属布线图案形 成多个排出通路，所述排出通路在所述光阻挡层的拐角部分和中间部分处。
5.如权利要求1所述的互补金属氧化物半导体图像传感器，其中所述光阻挡层包括ο
6.如权利要求1所述的互补金属氧化物半导体图像传感器，其中所述滤色器层具有沿 所述有源像素传感器阵列区域与所述周边电路区域之间的边界区域的均勻的高度。
7.如权利要求1所述的互补金属氧化物半导体图像传感器，其中所述滤色器层具有跨 过所述有源像素传感器阵列区域、所述周边电路区域以及其间的边界区域的均勻且平坦的表面。
8.如权利要求1所述的互补金属氧化物半导体图像传感器，其中所述金属布线图案围 绕所述有源像素传感器阵列区域。
9.一种制造互补金属氧化物半导体图像传感器的方法，该方法包括制备衬底，该衬底具有第一表面和与所述第一表面相反的第二表面，使得所述衬底包括有源像素传感器阵列区域，该有源像素传感器阵列区域包括光电转 换元件；和 周边电路区域；在所述衬底的所述第一表面上形成绝缘中间层，使得所述绝缘中间层包括电连接到所 述光电转换元件的金属布线；在所述衬底的所述第二表面的周边电路区域上形成光阻挡层，使得所述光阻挡层暴露 所述有源像素传感器阵列区域并包括彼此间隔开的多个金属布线图案，以形成沿所述有源 像素传感器阵列区域与所述周边电路区域之间的边界区域的至少一条排出通路；在所述衬底的所述第二表面上形成滤色器层，以覆盖所述有源像素传感器阵列区域和所述光阻挡层；以及在所述有源像素传感器阵列区域上的所述滤色器层上形成微透镜。
10.如权利要求9所述的方法，其中形成所述光阻挡层包括在所述衬底的所述第二表面上形成金属布线层使得所述金属布线层围绕所述有源像 素传感器阵列区域；以及部分去除所述金属布线层以形成限定所述至少一个排出通路的所述金属布线图案。
11.如权利要求10所述的方法，其中所述排出通路形成在所述金属布线层的拐角部分处。
12.如权利要求10所述的方法，其中所述排出通路形成在所述金属布线层的中间部分处。
13.如权利要求10所述的方法，其中所述金属布线图案在所述金属布线层的拐角部分 和中间部分处形成多条排出通路。
14.如权利要求10所述的方法，其中所述金属布线层包括铝。
15.如权利要求9所述的方法，其中形成所述有源像素传感器阵列区域和所述周边电 路区域包括在所述衬底的所述第一表面中形成外延层；在所述衬底的第一区域中的所述外延层上形成光电二极管、传输栅极和浮置扩散层；以及在所述衬底的第二区域中形成逻辑晶体管。
16.如权利要求9所述的方法，还包括去除所述衬底的所述第二表面的一部分以暴露 所述外延层。
17.如权利要求9所述的方法，其中形成所述滤色器层包括 在所述衬底的所述第二表面上涂覆用于滤色器层的涂覆溶液；以及通过所述光阻挡层的所述排出通路将部分所述涂覆溶液从所述有源像素传感器阵列 区域排出，使得所述滤色器层具有沿所述有源像素传感器阵列区域与所述周边电路区域之 间的边界区域的均勻的高度。
18.如权利要求9所述的方法，其中形成所述滤色器层包括 在所述衬底的所述第二表面上涂覆用于滤色器层的涂覆溶液；以及通过所述光阻挡层的所述排出通路将部分所述涂覆溶液从所述有源像素传感器阵列 区域排出，使得所述滤色器层具有跨过所述有源像素传感器阵列区域、所述周边电路区域 以及其间的边界区域的均勻且平坦的表面。
全文摘要
本发明提供了一种互补金属氧化物半导体(CMOS)图像传感器及其制造方法，该CMOS图像传感器(CIS)包括衬底，具有第一表面和与第一表面相反的第二表面，衬底包括有源像素传感器(APS)阵列区域和周边电路区域，APS阵列区域包括光电转换元件；绝缘中间层，在衬底的第一表面上，并包括电连接到光电转换元件的金属布线；光阻挡层，在衬底的第二表面的周边电路区域上，暴露APS阵列区域并包括彼此间隔开的多个金属布线图案，以形成沿APS阵列区域与周边电路区域之间的边界区域的至少一条排出通路；滤色器层，在衬底的第二表面上，覆盖APS阵列区域和光阻挡层；以及微透镜，在APS阵列区域上的滤色器层上。
文档编号H01L27/146GK102054850SQ20101053976
公开日2011年5月11日 申请日期2010年11月5日 优先权日2009年11月5日
发明者李允基 申请人:三星电子株式会社