专利名称：电连接器的制作方法
技术领域：
电连接器技术领域[0001]本实用新型涉及一种电连接器，尤其涉及一种能够传输高速信号的电连接器。
技术背景[0002]Universal Serial Bus(USB)是一种通用串行总线标准协议，该标准协会现在已经开始把该标准从现在广为流行的USB2.0升级到USB3.0，速度从原来480Mbit/s的理论上 限提高10倍到5Gbit/s.这对USB连接器接口设计提出了很大的挑战.同时该协会还颁布 了 USB3.0连接器的设计规格以及严苛的传输高速信号所需满足的电性能。[0003]图IA显示一种现有的高速USB连接器的两排端子，其中一排端子210为低速回 路端子，用于传输低速信号；另一排端子为高速回路端子220，用于传输高速信号。一 排低速回路端子210位于一排高速回路端子220的正下方。[0004]图IB显示图IA所示的两排端子的分解示意图。如图IB所示，一排低速回路 端子210包括一对低速差分信号端子SO、SO’，一个电源端子Vbus和一个接地端子Gl。 一排高速回路端子220包括两对高速差分信号端子Si、Si’、S2、S2’和一个接地端子 G2。[0005]如图IA和图IB所示，一排高速回路端子220中的接地端子G2的宽度等于任一 个高速差分信号端子Si、Si’、S2、S2’的宽度，因此，整个高速回路上寄生产生的互 感较大，这会导致两对高速差分信号端子Si、Si’、S2、S2’之间的感性耦合，从而使 得两对高速差分信号端子之间容易产生串扰。[0006]继续参见图IA和图1B，一排高速回路端子220中的每个端子的连接部分221在 其整个长度方向上平直地延伸，而且一排低速回路端子210中的每个端子的连接部分211 在其整个长度方向上也平直地延伸。因此，如图IA和图IB所示，高速回路端子220的 连接部分221与低速回路端子210的连接部分211彼此相互平行地间隔开，并且相互之间 的间隔恒定不变。[0007]如图IA所示，在现有技术中，高速回路端子220和低速回路端子210之间的间 距较小，这会导致高速差分信号端子Si、Si’、S2、S2’与低速差分信号端子SO、SO’ 之间的容性耦合，从而使得高速差分信号端子与低速差分信号端子之间容易产生串扰。[0008]图3显示一种现有的高速USB连接器的屏蔽外壳30。由图3可知，现有的USB 连接器的屏蔽外壳30上无任何额外的接地端子，因此，整个高速回路上寄生产生的互感 Lm较大，这会导致两对高速差分信号端子Si、Si’、S2、S2’之间的感性耦合，从而 使得两对高速差分信号端子之间容易产生串扰。[0009]图2A显示一种现有的高速USB连接器的塑胶主体。图2B显示图2A所示的塑 胶主体的分解示意图。如图2A和图2B所示，这种现有的USB连接器的塑胶主体由基部 10和分离的固定侧壁60组成形成。两排端子除了弹性接触部分和尾端部分暴露在外，其 它部分均包裹在基部10和固定侧壁60的塑胶主体中，由于两排端子均被绝缘塑胶环绕， 因此，每个高速差分信号端子的介电常数较大，导致每个高速差分信号端子在传输信号时出现信号传输延迟。[0010]鉴于现有的高速USB连接器存在高速差分信号端子之间以及高速差分信号端子 与低速差分信号端子之间容易产生串扰，和高速差分信号端子容易产生传输延迟等技术 问题，确实有必要提出一种新的高速USB连接器，其至少能够有效减轻前述技术问题或 者能够完全消除前述技术问题。实用新型内容[0011]本实用新型的目的旨在解决现有技术中存在的上述问题和缺陷的至少一个方[0012]相应地，本实用新型的目的之一在于提供一种能够有效降低高速差分信号端子 之间的相互串扰的电连接器。[0013]本实用新型的另一目的在于提供一种能够有效减少低速差分信号端子与高速差 分信号端子之间的相互串扰的电连接器。[0014]本实用新型的再一目的在于提供一种能够有效减少高速信号通过高速差分信号 端子时的传输延迟的电连接器。[0015]根据本实用新型的一个方面，其提供一种电连接器，包括绝缘主体；包裹所 述绝缘主体的屏蔽外壳；和保持在所述绝缘主体中的一排低速回路端子和一排高速回路 端子，所述一排高速回路端子包括两对高速差分信号端子和一个接地端子。其中，所述 接地端子的至少一部分的宽度大于所述两对高速差分信号端子中的任一个的对应部分的宽度。[0016]根据本实用新型的一个优选实施例，所述接地端子包括接触部分、插接部分、 和位于所述接触部分和所述插接部分之间的连接部分；所述两对高速差分信号端子中 的任一个包括接触部分、插接部分、和位于所述接触部分和所述插接部分之间的连接部 分；并且所述接地端子的连接部分的宽度大于任一个高速差分信号端子的连接部分的宽度。[0017]根据本实用新型的另一个优选实施例，所述屏蔽外壳上设置有额外的接地端子。[0018]根据本实用新型的另一个优选实施例，所述高速差分信号端子的连接部分的一 部分被朝远离所述低速回路端子的方向折弯，从而形成折弯分段。[0019]根据本实用新型的另一个优选实施例，所述接地端子的连接部分的一部分被朝 远离所述低速回路端子的方向折弯，从而形成折弯分段。[0020]根据本实用新型的另一个优选实施例，所述一排高速回路端子的各个折弯分段 水平延伸。[0021]根据本实用新型的另一个优选实施例，所述一排高速回路端子的各个折弯分段 包括嵌入所述绝缘主体的部分和露出所述绝缘主体的部分。[0022]根据本实用新型的另一个优选实施例，所述一排低速回路端子包括一对低速差 分信号端子，所述一对低速差分信号端子中的任一个包括接触部分、插接部分、和位于 所述接触部分和所述插接部分之间的连接部分；并且所述低速差分信号端子的连接部分 的一部分被朝远离所述高速回路端子的方向折弯，从而形成折弯分段。[0023]根据本实用新型的另一个优选实施例，所述一排低速回路端子还包括一个电源 端子和一个接地端子；所述电源端子包括接触部分、插接部分、和位于所述接触部分和 所述插接部分之间的连接部分；所述一排低速回路端子的接地端子包括接触部分、插接 部分、和位于所述接触部分和所述插接部分之间的连接部分；并且所述一排低速回路端 子的电源端子和接地端子的连接部分的一部分被朝远离所述高速回路端子的方向折弯， 从而形成折弯分段。[0024]根据本实用新型的另一个优选实施例，所述一排低速回路端子的各个折弯分段 倾斜延伸。[0025]根据本实用新型的另一个优选实施例，所述一排低速回路端子的各个折弯分段 包括嵌入所述绝缘主体的部分和露出所述绝缘主体的部分。[0026]根据本实用新型的另一个优选实施例，所述绝缘主体包括基部；和位于所述 基部前侧的凸舌部分，其中，所述基部后侧形成暴露的开口，所述两排端子的一部分暴 露在该开口中与空气接触。[0027]根据本实用新型的另一个优选实施例，所述基部后侧开口的下部具有固定壁， 所述固定壁中具有多个插孔，用于定位所述多个端子。[0028]根据本实用新型的另一个优选实施例，所述固定壁的高度小于所述开口的高度。[0029]根据本实用新型的另一个优选实施例，所述固定壁的高度小于所述开口的高度的一半。[0030]根据本实用新型的另一个优选实施例，所述固定壁与所述绝缘主体一体形成。[0031]根据本实用新型的另一个优选实施例，所述固定壁为安装在所述基部后侧开口 中的独立部件。[0032]根据本实用新型的另一个优选实施例，所述电连接器是USB3.0连接器，其中 所述一排低速回路端子用于兼容标准的USB2.0协议，所述一排高速回路端子用于根据 USB3.0协议传输信号。[0033]与现有技术相比，在本实用新型的上述各个实施例中，由于采用了加宽的接地 端子，因此能够有效降低高速差分信号端子之间的感性串扰。同时，在本实用新型的上 述各个实施例中，由于高速差分信号端子的连接部分被朝远离所述低速回路端子的方向 折弯，增大了与低速差分信号端子之间的间距，因此能够有效降低高速差分信号端子与 低速差分信号端子之间的容性串扰。而且，在本实用新型的上述各个实施例中，由于绝 缘主体的基部的后侧壁被大部分去除，因此端子最大限度地暴露在空气中，降低了端子 周围的材料的介电常数ε，从而减少了高速信号通过高速差分信号端子时的传输延迟， 和进一步降低高速差分信号端子之间的容性串扰。
[0034]图IA显示一种现有的高速USB连接器的两排端子；[0035]图IB显示图IA所示的两排端子的分解示意图；[0036]图2Α显示一种现有的高速USB连接器的塑胶主体；[0037]图2Β显示图2Α所示的塑胶主体的分解示意图；[0038]图3显示一种现有的高速USB连接器的屏蔽外壳；[0039]图4显示根据本实用新型的一个实例性的实施例的电连接器的分解示意图；[0040]图5显示图4所示的两排端子的分解示意图；[0041]图6显示图4所示的绝缘主体的放大示意图；[0042]图7显示当两排端子保持在绝缘主体中时的示意图；和[0043]图8显示图4所示的屏蔽外壳1的放大示意图。
具体实施方式
[0044]下面通过实施例，并结合附图，对本实用新型的技术方案作进一步具体的说 明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本实 用新型实施方式的说明旨在对本实用新型的总体实用新型构思进行解释，而不应当理解 为对本实用新型的一种限制。[0045]图4至图8显示根据本实用新型的一个实例性的实施例的电连接器。具体地，[0046]图4显示根据本实用新型的一个实例性的实施例的电连接器的分解示意图。 如图4所示，在本实施例中，电连接器主要包括屏蔽外壳1、绝缘主体2和两排端子 31-35。两排端子31-35保持在绝缘主体2的多个腔体M中，屏蔽外壳1包裹在绝缘主 体2的外面。[0047]图5显示图4所示的两排端子的分解示意图。如图5所示，在一个优选的实例 性的实施例中，两排端子中的一排端子用于传输低速信号，这里称之为一排低速回路端 子31-33，两排端子中的另一排端子用于传输高速信号，这里称之为一排高速回路端子 34-35 ο[0048]如图4所示，在一个优选实施例中，一排高速回路端子34-35位于一排低速回路 端子31-33的正上方。但是，需要说明的是，一排高速回路端子34-35也可以位于一排 低速回路端子31-33的正下方。为了便于说明，在本文中，我们仅以一排高速回路端子 34-35位于一排低速回路端子31-33的正上方为例，来具体说明本实用新型。[0049]如图4所示，一排高速回路端子34-35和一排低速回路端子31_33大致相互平行 地间隔开。请参见图5，在本实施例中，一排高速回路端子34-35包括两对高速差分信号 端子34和一个接地端子35。如图5所示，两对高速差分信号端子34和一个接地端子35 并排布置成一排，并且具有相同的长度。[0050]请参见图5，在本实施例中，一排低速回路端子31-33包括一对低速差分信号端 子32、一个电源端子31和一个接地端子33。如图5所示，一对低速差分信号端子32、 一个电源端子31和一个接地端子33并排布置成一排，并且具有相同的长度。[0051]请继续参见图5，在一个优选的实例性的实施例中，高速回路的接地端子35包 括接触部分351、插接部分354、和位于接触部分351和插接部分邪4之间的连接部分 352。[0052]如图5所示，在一个优选的实例性的实施例中，两对高速差分信号端子34的形 状和尺寸彼此相同，并且任一个高速差分信号端子34包括与接地端子35相对应的部分， 即任一个高速差分信号端子；34也包括接触部分341、插接部分344、和位于接触部分341 和插接部分344之间的连接部分342。7[0053]类似地，请继续参见图5，在一个优选的实例性的实施例中，低速回路的接地端 子33包括接触部分331、插接部分334、和位于接触部分331和插接部分334之间的连接 部分332。同时，低速回路的电源端子31也包括接触部分311、插接部分314、和位于接 触部分311和插接部分314之间的连接部分312。在该优选的实例性的实施例中，接地端 子33和电源端子31的形状和尺寸彼此相同。[0054]类似地，如图5所示，一对低速差分信号端子32的形状和尺寸彼此相同，并且 任一个低速差分信号端子32包括接触部分321、插接部分324、和位于接触部分321和插 接部分3 之间的连接部分322。[0055]请继续参见图5，在一个优选的实例性的实施例中，高速回路的接地端子35的 连接部分352的宽度被设计成大于任一个高速差分信号端子34的连接部分342的宽度。 采用这种设计的目的主要是为了降低一排高速回路端子之间的感性耦合，从而降低高速 差分信号端子；34之间的相互串扰，因为，这种感性耦合是引起高速差分信号端子之间的 串扰的一个主要原因，这种感性耦合可以通过下面的公式(1)计算[0056]Vnoise = Lm* (dVdriver/dt) (1)[0057]其中，[0058]Lm为高速回路上寄生产生的互感Lm ；[0059]dVdriver/dt表示高速回路端子的信号传输速度变化率。[0060]由上面的公式(1)可知，一排高速回路端子之间的感性耦合Vnoise主要是通过 高速回路上寄生产生的互感Lm产生的。所以增加接地端子35的宽度，能够有效减少 高速回路上寄生产生的互感Lm，从而能够有效降低高速差分信号端子34之间的相互串 扰。[0061]但是，需要说明的是，接地端子35的连接部分352可以整体上宽于各个高速差 分信号端子；34的连接部分342，也可以局部地宽于各个高速差分信号端子34的连接部分 342，S卩，只要接地端子35的至少一部分的宽度大于两对高速差分信号端子34中的任一 个的对应部分的宽度，就认为落入本实用新型的保护范围内。[0062]图8显示图4所示的屏蔽外壳1的放大示意图。如图8所示，在另一个优选的 实例性的实施例中，屏蔽外壳1的下部具有一个垂直向下延伸的额外的接地端子11，这 是为了进一步地降低一排高速回路端子之间的感性耦合，从而进一步降低高速差分信号 端子34之间的相互串扰。[0063]如图5所示，为了便于说明本实用新型的各个实例性的实施例，在图5中定义了 前-后方向和上-下方向。如图5所示，前-后方向大致为各个端子的连接部分的延伸 方向，而上-下方向大致为各个端子的插接部分的延伸方向。[0064]如图4和图5所示，在一个优选的实例性的实施例中，高速差分信号端子34的 连接部分342的后部分被向上(朝远离所述低速回路端子的方向)折弯，形成折弯分段 343。采用这种设计的目的主要是为了降低高速差分信号端子34与低速差分信号端子32 之间的容性耦合，从而降低高速差分信号端子34与低速差分信号端子32之间的相互串 扰，因为，这种容性耦合是引起高速差分信号端子34与低速差分信号端子32之间的相互 串扰的一个主要原因，这种容性耦合可以通过下面的公式(2)和(3)计算[0065]Inoise = Cm* (dVdriver/dt) (2)[0066]Cm = ε A/d ；(3)[0067]其中，[0068]Cm是高速差分信号端子和低速差分信号端子之间的电容；[0069]ε是高速差分信号端子和低速差分信号端子之间的材料的介电常数；[0070]A是高速差分信号端子和低速差分信号端子之间的正对面积；[0071]d是高速差分信号端子和低速差分信号端子之间的间距。[0072]由上面的公式( 和( 可知，高速差分信号端子34与低速差分信号端子32之 间的容性耦合hioise与高速差分信号端子34和低速差分信号端子32之间的间距d成反 比。因此，当高速差分信号端子34被朝远离所述低速回路端子的方向折弯时，则增大了 高速差分信号端子34与低速差分信号端子32之间的间距d，从而能够有效降低高速差分 信号端子；34与低速差分信号端子32之间的容性耦合hioise，从而能够有效降低高速差分 信号端子；34与低速差分信号端子32之间的相互串扰。[0073]如图4和图5所示，在另一个优选的实例性的实施例中，低速差分信号端子32 的连接部分322的后部分被向下(朝远离所述高速回路端子的方向)折弯，形成折弯分段 323，从而进一步地增加高速差分信号端子34与低速差分信号端子32之间的间距d，从而 能够更有效地降低高速差分信号端子34与低速差分信号端子32之间的相互串扰。[0074]请继续参见图4和图5，在一个优选的实例性的实施例中，与高速差分信号端子 34相对应，接地端子35的连接部分352的后部分也被朝远离所述低速回路端子的方向折 弯，形成折弯分段353。[0075]请继续参见图4和图5，在一个优选的实例性的实施例中，与低速差分信号端子 32相对应，电源端子31和接地端子33的连接部分312、332的后部分也分别被向下(朝 远离所述高速回路端子的方向)折弯，形成折弯分段313、333。[0076]请继续参见图5，在一个优选的实例性的实施例中，低速回路的电源端子31和 接地端子33的宽度大于低速差分信号端子32的宽度。当然，本实用新型不局限于此， 低速回路的电源端子31和接地端子33的宽度也可以等于低速差分信号端子32的宽度， 即一排低速回路的端子31-33的尺寸和形状也可以完全一致。[0077]如图5所示，在一个优选的实例性的实施例中，一排高速回路端子的各个折弯 分段343、353从对应的连接部分342、352凸起并水平延伸，形成一个凸起的水平平台。 但是，本实用新型不局限于此，一排高速回路端子的折弯分段343、353也可以从对应的 连接部分342、352向上倾斜延伸，形成一个向上的斜坡。[0078]如图5和图7所示，一排高速回路端子的各个折弯分段343、353的前部分嵌入 绝缘主体2中，后部分从绝缘主体2露出。[0079]如图5所示，在一个优选的实例性的实施例中，一排低速回路端子的各个折弯 分段313、323、333从对应的连接部分312、322、332向下倾斜延伸，形成一个向下的斜 坡。但是，本实用新型不局限于此，一排低速回路端子的折弯分段313、323、333也可 以从对应的连接部分312、322、332下凹并水平延伸，形成一个下凹的水平平台。[0080]如图5和图7所示，一排低速回路端子的各个折弯分段313、323、333的前部分 嵌入绝缘主体2中，后部分从绝缘主体2露出。[0081]图6显示图4所示的绝缘主体的放大示意图；图7显示当两排端子保持在绝缘主体中时的示意图。如图6和图7所示，在本实用新型的一个优选的实例性的实施例中， 绝缘主体2主要包括基部23和位于基部23前侧的凸舌部分22。[0082]请继续参见图6和图7，在本实用新型的一个优选的实例性的实施例中，基部23 后侧的侧壁被大部分去除，形成暴露的开口 27，两排端子31-35的插接部分的大部分暴 露在该开口 27中与空气接触。采用这种设计的一个目的是为了减少高速信号通过高速差 分信号端子时的传输延迟，因为高速信号在高速差分信号端子中传输的速度取决于端子 周围的材料的介电常数ε。[0083]高速信号通过高速差分信号端子时的传输延迟可以通过下面的公式(4)计算[0084]Propagation Delay = L sqrt ( ε ) /C (4)[0085]其中，[0086]Propagation Delay是高速信号通过高速差分信号端子时的传输延迟；[0087]L是高速差分信号端子的长度；[0088]ε是高速差分信号端子周围的材料的介电常数；[0089]C是光速。[0090]由上面的公式(4)可知，在高速差分信号端子的长度不变的情况下，降低端子 周围的材料的介电常数ε可以有效的减少高速信号通过高速差分信号端子时的传输延迟。[0091]在本实用新型的上述优选实施例中，由于最大限度地去除了固定端子的塑胶侧 壁，使得端子最大限度地暴露在空气中，被空气环绕，而不是被塑胶包裹，因而降低了 端子周围的材料的介电常数ε，使高速信号在高速差分信号端子中的传输速度近似等于 光速C。[0092]采用上述设计的另一个目的是为了减少高速差分信号端子之间的容性耦合，从 而降低高速差分信号端子34之间的相互串扰，因为高速差分信号端子之间的容性耦合是 引起高速差分信号端子34之间的相互串扰的一个主要原因。[0093]高速差分信号端子之间的容性耦合hioise可以通过下面的公式( 和(6)来计 算[0094]Inoise = Cm* (dVdriver/dt) (5)[0095]Cm = ε A/d ；(6)[0096]其中，[0097]Cm是高速差分信号端子之间的电容；[0098]ε是高速差分信号端子之间的材料的介电常数；[0099]A是高速差分信号端子之间的正对面积；[0100]d是高速差分信号端子之间的间距。[0101]因此，根据公式(5)和(6)可知，高速差分信号端子之间的容性耦合bioise与 高速差分信号端子之间的材料的介电常数ε成正比。在本实用新型的上述优选实施例 中，由于最大限度地去除了固定端子的塑胶侧壁，使得端子最大限度地暴露在空气中， 被空气环绕，而不是被塑胶包裹，因而降低了高速差分信号端子之间的材料的介电常数 ε。，从而降低了高速差分信号端子34之间的相互串扰。[0102]如图6和图7所示，在本实用新型的一个优选的实例性的实施例中，基部23后侧的大部分侧壁被去除，仅在基部23的下部留有一段高度很小的固定壁21。固定壁21 中具有两排插孔25、26，用于定位和固定两排端子31-35。[0103]为了扩大开口 27，在本实用新型的一个优选的实例性的实施例中，固定壁21在 上-下方向上的高度(厚度)小于开口 27在上-下方向上的高度。[0104]为了进一步扩大开口 27，在本实用新型的另一个优选的实例性的实施例中，固 定壁21在上-下方向上的高度(厚度)小于开口 27在上-下方向上的高度的一半。[0105]在本实用新型的一个优选的实例性的实施例中，固定壁21与绝缘主体2 —体形 成，例如通过包覆成型一次形成的一体件。[0106]但是，本实用新型不局限于此，固定壁21还可以是一个独立部件，绝缘主体2 的后侧为一个没有侧壁的、完全开放的开口 27，固定壁21安装在绝缘主体2的开口 27 中。[0107]请参见图8，在屏蔽外壳1的外表面上设置有多个弹性保持片13，用于将可靠地 保持住绝缘主体2。[0108]同时，请参见图6，在绝缘主体2的固定壁21上设置有凸起观，在屏蔽外壳1 的后侧壁上设置有与前述凸起观匹配的开口 14，当绝缘主体2装入屏蔽外壳1中时，绝 缘主体2的凸起28与屏蔽外壳1的开口 14卡扣在一起，从而将绝缘主体2和屏蔽外壳1 卡扣在一起。[0109]在本实用新型的一个优选的实例性的实施例中，图4-图8所示的电连接器是 USB3.0连接器，其中一排低速回路端子31-33用于兼容标准的USB2.0协议，一排高速回 路端子34-35用于根据USB3.0协议传输高速信号。[0110]虽然结合附图对本实用新型进行了说明，但是附图中公开的实施例旨在对本实 用新型优选实施方式进行示例性说明，而不能理解为对本实用新型的一种限制。[0111]虽然本总体实用新型构思的一些实施例已被显示和说明，本领域普通技术人员 将理解，在不背离本总体实用新型构思的原则和精神的情况下，可对这些实施例做出改 变，本实用新型的范围以权利要求和它们的等同物限定。1权利要求1.一种电连接器，包括 绝缘主体⑵；包裹所述绝缘主体O)的屏蔽外壳(1)；和保持在所述绝缘主体O)中的一排低速回路端子和一排高速回路端子，所述一排高 速回路端子包括两对高速差分信号端子(34)和一个接地端子(35)， 其特征在于所述接地端子(3 的至少一部分(352)的宽度大于所述两对高速差分信号端子(34) 中的任一个的对应部分(342)的宽度。
2.根据权利要求1所述的电连接器，其特征在于所述接地端子(3 包括接触部分(351)、插接部分(3M)、和位于所述接触部分 (351)和所述插接部分(354)之间的连接部分(352)；所述两对高速差分信号端子(34)中的任一个包括接触部分(341)、插接部分(344)、 和位于所述接触部分(341)和所述插接部分(344)之间的连接部分(342)；并且所述接地端子(3 的连接部分(352)的宽度大于任一个高速差分信号端子(34)的连 接部分(342)的宽度。
3.根据权利要求1-2中任一项所述的电连接器，其特征在于 所述屏蔽外壳(1)上设置有额外的接地端子(11)。
4.根据权利要求2所述的电连接器，其特征在于所述高速差分信号端子(34)的连接部分(342)的一部分被朝远离所述低速回路端子 的方向折弯，从而形成折弯分段(343)。
5.根据权利要求4所述的电连接器，其特征在于所述接地端子(3 的连接部分(352)的一部分被朝远离所述低速回路端子的方向折 弯，从而形成折弯分段(353)。
6.根据权利要求5所述的电连接器，其特征在于所述一排高速回路端子的各个折弯分段(343、353)水平延伸。
7.根据权利要求6所述的电连接器，其特征在于所述一排高速回路端子的各个折弯分段(343、353)包括嵌入所述绝缘主体O)的部 分和露出所述绝缘主体O)的部分。
8.根据权利要求2所述的电连接器，其特征在于所述一排低速回路端子包括一对低速差分信号端子(3 ，所述一对低速差分信号端 子(3 中的任一个包括接触部分(321)、插接部分(3M)、和位于所述接触部分(321)和 所述插接部分(324)之间的连接部分(322)；并且所述低速差分信号端子(3 的连接部分(322)的一部分被朝远离所述高速回路端子 的方向折弯，从而形成折弯分段(323)。
9.根据权利要求8所述的电连接器，其特征在于所述一排低速回路端子还包括一个电源端子(31)和一个接地端子(33)； 所述电源端子(31)包括接触部分(311)、插接部分(314)、和位于所述接触部分 (311)和所述插接部分(314)之间的连接部分(312)；所述一排低速回路端子的接地端子(3 包括接触部分(331)、插接部分(334)、和位于所述接触部分(331)和所述插接部分(334)之间的连接部分(332)；并且所述一排低速回路端子的电源端子(31)和接地端子(3 的连接部分(312、332)的 一部分被朝远离所述高速回路端子的方向折弯，从而形成折弯分段(313、333)。
10.根据权利要求9所述的电连接器，其特征在于所述一排低速回路端子的各个折弯分段(313、323、333)倾斜延伸。
11.根据权利要求10所述的电连接器，其特征在于所述一排低速回路端子的各个折弯分段(313、323、333)包括嵌入所述绝缘主体(2) 的部分和露出所述绝缘主体O)的部分。
12.根据权利要求1所述的电连接器，其特征在于 所述绝缘主体( 包括基部(23)；和位于所述基部03)前侧的凸舌部分02)，其中，所述基部后侧形成暴露的开口 07)，所述两排端子的一部分暴露在该开 口、2 )中与空气接触。
13.根据权利要求12所述的电连接器，其特征在于所述基部03)后侧开口 (XT)的下部具有固定壁01)，所述固定壁中具有多个 插孔05，26),用于定位所述多个端子。
14.根据权利要求13所述的电连接器，其特征在于 所述固定壁的高度小于所述开口 (XT)的高度。
15.根据权利要求14所述的电连接器，其特征在于 所述固定壁的高度小于所述开口 (XT)的高度的一半。
16.根据权利要求13-15中任一项所述的电连接器，其特征在于 所述固定壁与所述绝缘主体( 一体形成。
17.根据权利要求13-15中任一项所述的电连接器，其特征在于 所述固定壁为安装在所述基部03)后侧开口 (XT)中的独立部件。
18.根据权利要求1所述的电连接器，其特征在于所述电连接器是USB3.0连接器，其中所述一排低速回路端子用于兼容标准的 USB2.0协议，所述一排高速回路端子用于根据USB3.0协议传输信号。
专利摘要本实用新型公开了一种电连接器，包括绝缘主体；包裹所述绝缘主体的屏蔽外壳；和保持在所述绝缘主体中的一排低速回路端子和一排高速回路端子，所述一排高速回路端子包括两对高速差分信号端子和一个接地端子。其中，所述接地端子的至少一部分的宽度大于所述两对高速差分信号端子中的任一个的对应部分的宽度。与现有技术相比，在本实用新型的上述各个实施例中，由于采用了加宽的接地端子，因此能够有效降低高速差分信号端子之间的感性串扰。同时，屏蔽外壳上设置有额外的接地端子，能够进一步地降低高速差分信号端子之间的感性串扰。
文档编号H01R13/648GK201812963SQ201020231189
公开日2011年4月27日 申请日期2010年6月13日 优先权日2010年6月13日
发明者于乐廷, 张书强, 拉皮多特·多伦 申请人:泰科电子(上海)有限公司