专利名称：内嵌式存储器件的形成方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种内嵌式存储器件的形成方法。
背景技术：
浮栅结构存储器件(以下简称存储器件)是目前被大量使用和普遍认可的主流存储器件类型，是一种十分重要的半导体元器件，被广泛应用于电子和计算机行业。公开号为CNlO 1807576A的中国专利申请提供了一种浮栅结构存储器件及其形成方法。随着半导体技术发展，对存储器件进行更为广泛的应用，需要将所述存储器件与其他器件区同时形成在一个芯片上，以形成内嵌式半导体存储装置。例如将所述存储器件内嵌置于中央处理器，则需要使得所述存储器件与嵌入的中央处理器平台进行兼容，并且 保持原有的存储器件的规格及对应的电学性能。一般地，需要将所述存储器件与嵌入的标准逻辑装置进行兼容。随着集成电路的集成度日益提高，在同一芯片上将存储区与逻辑区进行混合设置，其两者会因制程上和结构上的不同产生一高度差值。尤其是将具有高压栅极的存储区进行嵌入，所述高度差值更为明显。所以解决所述存储区和逻辑区之间的高度差对内嵌式存储器件工艺来说十分关键。尤其地，实际工艺中，对应于逻辑区上不同的工作电压，一个所述逻辑区可能需要同时具有若干数目的厚度不相同的逻辑栅极，则将所述存储区嵌入至所述逻辑区所在的平台需要解决的高度差则更为复杂和困难，进而限制了所述存储器件的制造工艺空间，可能进一步限制了内嵌式存储器件的使用功能。
发明内容
本发明解决的问题是提供一种内嵌式存储器件的形成方法，降低存储区嵌入至逻辑区所在平台导致的高度差的工艺难度，提高所述内嵌式存储器件的制造工艺空间，进一步提高内嵌式存储器件的使用功能。为解决上述问题，本发明提供一种内嵌式存储器件的形成方法，包括提供基底，所述基底包括逻辑区和存储区，其中，所述逻辑区包含不少于两个的子区域，按照后续待形成逻辑栅极的厚度从小到大排布，所述逻辑区域划分为第一子区域、第二子区域、…及第N子区域，所述逻辑区的子区域数目为N ;首先，在所述基底表面形成第一栅极层，所述第一栅极层覆盖所述逻辑区和存储区，在对应于所述第一子区域的第一栅极层表面形成第一阻挡层；接着形成第二栅极层，在对应于所述第二子区域的第二栅极层表面形成第二阻挡层，所述第二栅极层覆盖所述逻辑区和存储区；直至依次形成第N栅极层，在对应于所述第N子区域的第N栅极层表面形成第N阻挡层，所述第N栅极层覆盖所述逻辑区和存储区；其中，按照阻挡层的厚度从大到小排布，依次为第一阻挡层、第二阻挡层、…及第N阻挡层；去除覆盖上述各个阻挡层表面的栅极层，暴露出第一阻挡层、第二阻挡层、…第N阻挡层；去除所述第一阻挡层、第二阻挡层、…第N阻挡层，形成对应的第一凹槽、第二凹槽、…第N凹槽；图案化刻蚀所述第一凹槽、第二凹槽、…第N凹槽，形成分别位于所述第一子区域、第二子区域、…及第N子区域对应的第一逻辑栅极、第二逻辑栅极、…及第N逻辑栅极，按照逻辑栅极的厚度从小到大排布，依次为第一逻辑栅极、第二逻辑栅极、…及第N逻辑栅极。可选的，形成对应子区域的阻挡层的工艺为在栅极层表面沉积阻挡层材料，并对所述阻挡层材料进行图案化，形成仅位于对应子区域的栅极层表面的阻挡层。 可选的，所述去除覆盖上述各个阻挡层表面的栅极层的工艺为化学机械研磨。可选的，去除所述阻挡层的方法为湿法刻蚀。可选的，所述第一栅极层的厚度范围为800 1200埃，所述第一阻挡层的厚度范围为1200 1800埃。可选的，所述第二栅极层的厚度范围为600 1000埃，所述第一阻挡层的厚度范围为400 800埃。可选的，所述图案化刻蚀所述第一凹槽、第二凹槽、…第N凹槽，形成分别位于所述第一子区域、第二子区域、…及第N子区域对应的第一逻辑栅极、第二逻辑栅极、…及第N逻辑栅极包括按照后续待形成逻辑栅极的厚度从大到小排布，首先刻蚀第N沟槽，形成第N逻辑栅极，最后刻蚀第一沟槽，形成第一逻辑栅极。可选的，所述第一阻挡层、第二阻挡层、…及第N阻挡层的上表面齐高。 可选的，所述阻挡层的材料为氧化硅。可选的，所述氧化硅的前驱物为正硅酸乙酯。可选的，在形成第N阻挡层后，还包括形成覆盖逻辑区和存储区的第N+1的栅极层。可选的，所述去除覆盖上述各个阻挡层表面的栅极层，包括采用化学机械研磨去除所述第N+1的栅极层。可选的，形成所述第一栅极层前，还包括在所述存储区表面形成控制栅。可选的，图案化刻蚀所述凹槽时，还包括刻蚀位于存储区的栅极层，形成存储区的字线栅极，所述字线栅极位于所述控制栅的两侧。与现有技术相比，本发明具有以下优点通过在第一子区域、第二子区域、…及第N子区域对应形成不同厚度的阻挡层，可以调节形成阻挡层后的逻辑区高度，以解决存储区嵌入至逻辑区所在平台导致的高度差的工艺难度，提高所述内嵌式存储器件的制造工艺空间，进一步提高内嵌式存储器件的使用功能。进一步地，可以通过调节阻挡层的厚度，使得形成阻挡层后的逻辑区高度与所述存储区的栅极高度齐平或大致齐平，以解决存储区嵌入至逻辑区所在平台导致的高度差的工艺难度，消除所述高度差，提高所述内嵌式存储器件的制造工艺空间，进一步提高内嵌式存储器件的使用功能。
图I 图15是本发明一个实施例的对应所述内嵌式存储器件的形成方法的结构示意图。
具体实施例方式实际工艺中，对应于所述逻辑区上不同的工作电压，一个所述逻辑区可能需要同时具有若干数目的厚度不相同的逻辑栅极，则上述形成工艺无法实现在一个逻辑区上形成厚度不同的逻辑栅极，降低所述内嵌式存储器件的制造工艺空间，进一步限制了内嵌式存储器件的使用功能。为解决上述问题，本发明提供一种内嵌式存储器件的形成方法，包括提供基底，所述基底包括逻辑区和存储区，其中，所述逻辑区包含不少于两个的子区域，按照后续待形 成逻辑栅极的厚度从小到大排布，所述逻辑区域划分为第一子区域、第二子区域、…及第N子区域，所述逻辑区的子区域数目为N ;首先，在所述基底表面形成第一栅极层，所述第一栅极层覆盖所述逻辑区和存储区，在对应于所述第一子区域的第一栅极层表面形成第一阻挡层；接着形成第二栅极层，在对应于所述第二子区域的第二栅极层表面形成第二阻挡层，所述第二栅极层覆盖所述逻辑区和存储区；直至依次形成第N栅极层，在对应于所述第N子区域的第N栅极层表面形成第N阻挡层，所述第N栅极层覆盖所述逻辑区和存储区；其中，按照阻挡层的厚度从大到小排布，依次为第一阻挡层、第二阻挡层、…及第N阻挡层；去除覆盖上述各个阻挡层表面的栅极层，暴露出第一阻挡层、第二阻挡层、…第N阻挡层；去除所述第一阻挡层、第二阻挡层、…第N阻挡层，形成对应的第一凹槽、第二凹槽、…第N凹槽；图案化刻蚀所述第一凹槽、第二凹槽、…第N凹槽，形成分别位于所述第一子区域、第二子区域、…及第N子区域对应的第一逻辑栅极、第二逻辑栅极、…及第N逻辑栅极，按照逻辑栅极的厚度从小到大排布，依次为第一逻辑栅极、第二逻辑栅极、…及第N逻辑栅极。通过在第一子区域、第二子区域、…及第N子区域对应形成不同厚度的阻挡层，可以调节形成阻挡层后的逻辑区高度，以解决存储区嵌入至逻辑区所在平台导致的高度差的工艺难度，提高所述内嵌式存储器件的制造工艺空间，进一步提高内嵌式存储器件的使用功能。为了使本领域技术人员更好的理解本发明，下面结合附图以及具体实施例详细说明本发明一个实施例的相变存储器制造方法的形成方法。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是示例，其在此不应限制本发明保护的范围。下面结合附图和具体实施例进一步描述本发明的技术方案。如图I所示，提供基底，所述基底包括逻辑区和存储区2，其中，所述逻辑区包含不少于两个的子区域，按照后续待形成逻辑栅 极的厚度从小到大排布，所述逻辑区域划分为第一子区域、第二子区域、…及第N子区域，所述子区域数目为N。本实施例以所述子区域为2个为例进行说明，分别为第一子区域11和第二子区域
12。作为其他实施例，还可以为其他数目的子区域。进一步地，所述存储区2的基底形成有浮栅结构。继续参考图1，在所述存储区形成控制栅101。后续地，两个控制栅及位于其两侧的字线栅极、及位于控制栅下的浮栅结构构成一个存储单元。本实施例示出了 4个控制栅，后续将形成2个存储单元。如图2所示，在所述基底表面形成第一栅极层110，所述第一栅极层110覆盖所述逻辑区和存储区2。所述第一栅极层110及后续形成的栅极材料均为多晶硅。因为所述存储区形成有控制栅101，所以位于控制栅101表面的第一栅极层110高于位于逻辑区的第一栅极层110。所述第一栅极层110的厚度范围为800 1200埃。如图3所不,在所述第一栅极层110表面沉积第一阻挡层材料120 ;如图4所不，在所述第一阻挡层材料120表面形成第一光刻胶层210，所述第一光刻胶层210与后续形成的第一阻挡层图案对应；如图5所示，对所述第一阻挡层材料120进行图案化，形成仅位于对应第一子区域11的第一栅极层110表面的第一阻挡层121。其中，所述第一阻挡层材料120及后续形成的阻挡层材料均为氧化硅，所述氧化硅的前驱物为正硅酸乙酯。本实施例中，所述第一阻挡层121的高度低于存储区的第一氧化层110的高度。所述第一阻挡层121的厚度范围为1200 1800埃。如图6所示，在所述第一栅极层110表面形成第二栅极层130，且所述第二栅极层130覆盖所述第一阻挡层121。所述第二栅极层130的厚度范围为600 1000埃。如图7所示，在所述第二栅极层130表面沉积第二阻挡层材料140 ;如图8所示，在所述第二阻挡层材料140表面形成第二光刻胶层220，所述第二光刻胶层220与后续形成的第二阻挡层图案对应；如图9所示，对所述第二阻挡层材料140进行图案化，形成仅位于对应第二子区域12的第二栅极层130表面的第二阻挡层141。其中，所述第二阻挡层材料140为氧化硅，所述氧化硅的前驱物为正硅酸乙酯。其中，所述第一阻挡层121和第二阻挡层141的上表面齐高或大致等高。所述第二阻挡层141的厚度范围为400 800埃。作为其他实施例，若为N个阻挡层，且N大于2，则所述第一阻挡层、第二阻挡层、···及第N阻挡层的上表面齐高。本实施例中的子区域为2个，则对应形成的阻挡层也为2个。作为其他实施例，若为N个阻挡层，且N大于2，则需要依次形成对应的栅极层，在对应于所述子区域的栅极层表面形成阻挡层，所述栅极层覆盖所述逻辑区和存储区。其中，按照阻挡层的厚度从大到小排布，阻挡层依次为第一阻挡层、第二阻挡层、…及第N阻挡层。继续参考图9，在所述第二栅极层130表面形成第三栅极层150，且所述第三栅极层150覆盖所述第二阻挡层141。
如图10所示，以所述第二阻挡层141为研磨停止层，对所述第三栅极层150进行化学机械研磨，暴露出所述第一阻挡层121和第二阻挡层141。若为其他实施例，如形成有2个以上N个阻挡层，则在形成第N阻挡层后，还包括形成覆盖逻辑区和存储区的第N+1的栅极层。且对应地，采用化学机械研磨去除所述第N+1的栅极层。一并参考图10和图11所示，去除所述第一阻挡层121和第二阻挡层141，形成对应的第一凹槽122和第二凹槽142。去除所述阻挡层的方法为湿法刻蚀。作为其他实施例，若为2个以上N个阻挡层，则去除所述第一阻挡层、第二阻挡层、…第N阻挡层，形成对应的第一凹槽、第二凹槽、…第N凹槽。如图12所示，在所述第二凹槽142内形成第三光刻胶层231，所述第三光刻胶·层231与后续形成的第二逻辑栅极的图形相对应；同时，在所述存储区形成第四光刻胶层233，所述第四光刻胶层233与后续待形成的字线栅极的图形相对应；进一步地，在该步骤中，因为第一凹槽122下方的第一栅极层110厚度较小，所以并未对所述第一凹槽122进行刻蚀，所以所述第一凹槽122内填充第五光刻胶层232，以避免所述第一凹槽122被刻蚀。如图13所示，以所述第三光刻胶层231、第四光刻胶层233及第五光刻胶层232为掩膜，对栅极层进行刻蚀，形成分别位于第二子区域12的第二逻辑栅极310，位于所述第一子区域11的第一初始逻辑栅极320，及存储区2的字线栅极330，所述字线栅极330位于所述控制栅101的两侧。如图14所示，形成第六光刻胶层240，所述第六光刻胶层240与后续形成的第一栅极层的图形相对应，所述第六光刻胶层240覆盖第二子区域12和存储区2，及位于所述第一初始逻辑栅极320的表面。如图15所示，以所述第六光刻胶层240为掩膜，刻蚀所述第一初始逻辑栅极320，形成第一逻辑栅极321。所述第一逻辑栅极321厚度小于所述第二逻辑栅极310。上述实施例中，形成有第一凹槽122和第二凹槽142。作为其他实施例，对应2个以上N个子区域还可以形成有2个以上N个凹槽，则对应地，则为图案化刻蚀所述第一凹槽、第二凹槽、第三凹槽…第N凹槽，形成分别位于所述第一子区域、第二子区域、第三子区域、…及第N子区域对应的第一逻辑栅极、第二逻辑栅极、第三逻辑栅极、…及第N逻辑栅极，且按照后续待形成逻辑栅极的厚度从大到小排布，首先刻蚀第N沟槽，形成第N逻辑栅极，最后刻蚀第一沟槽，形成第一逻辑栅极。与现有技术相比，本发明具有以下优点通过在第一子区域、第二子区域、…及第N子区域对应形成不同厚度的阻挡层，可以调节形成阻挡层后的逻辑区高度，以解决存储区嵌入至逻辑区所在平台导致的高度差的工艺难度，提高所述内嵌式存储器件的制造工艺空间，进一步提高内嵌式存储器件的使用功能。进一步地，可以通过调节阻挡层的厚度，使得形成阻挡层后的逻辑区高度与所述存储区的栅极高度齐平或大致齐平，以解决存储区嵌入至逻辑区所在平台导致的高度差的工艺难度，消除所述高度差，提高所述内嵌式存储器件的制造工艺空间，进一步提高内嵌式存储器件的使用功能。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明
的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种内嵌式存储器件的形成方法，其特征在于，包括提供基底，所述基底包括逻辑区和存储区，其中，所述逻辑区包含不少于两个的子区域，按照后续待形成逻辑栅极的厚度从小到大排布，所述逻辑区域划分为第一子区域、第二子区域、…及第N子区域，所述逻辑区的子区域数目为N; 首先，在所述基底表面形成第一栅极层，所述第一栅极层覆盖所述逻辑区和存储区，在对应于所述第一子区域的第一栅极层表面形成第一阻挡层； 接着形成第二栅极层，在对应于所述第二子区域的第二栅极层表面形成第二阻挡层，所述第二栅极层覆盖所述逻辑区和存储区； 直至依次形成第N栅极层，在对应于所述第N子区域的第N栅极层表面形成第N阻挡层，所述第N栅极层覆盖所述逻辑区和存储区； 其中，按照阻挡层的厚度从大到小排布，依次为第一阻挡层、第二阻挡层、…及第N阻挡层； 去除覆盖上述各个阻挡层表面的栅极层，暴露出第一阻挡层、第二阻挡层…第N阻挡层；去除所述第一阻挡层、第二阻挡层…第N阻挡层，形成对应的第一凹槽、第二凹槽、…第N凹槽； 图案化刻蚀所述第一凹槽、第二凹槽、…第N凹槽，形成分别位于所述第一子区域、第二子区域、…及第N子区域对应的第一逻辑栅极、第二逻辑栅极、…及第N逻辑栅极，按照逻辑栅极的厚度从小到大排布，依次为第一逻辑栅极、第二逻辑栅极、…及第N逻辑栅极。
2.如权利要求I所述的内嵌式存储器件的形成方法，其特征在于，形成对应子区域的阻挡层的工艺为在栅极层表面沉积阻挡层材料，并对所述阻挡层材料进行图案化，形成仅位于对应子区域的栅极层表面的阻挡层。
3.如权利要求I所述的内嵌式存储器件的形成方法，其特征在于，所述去除覆盖上述各个阻挡层表面的栅极层的工艺为化学机械研磨。
4.如权利要求I所述的内嵌式存储器件的形成方法，其特征在于，去除所述阻挡层的方法为湿法刻蚀。
5.如权利要求I所述的内嵌式存储器件的形成方法，其特征在于，所述第一栅极层的厚度范围为800 1200埃，所述第一阻挡层的厚度范围为1200 1800埃。
6.如权利要求I所述的内嵌式存储器件的形成方法，其特征在于，所述第二栅极层的厚度范围为600 1000埃，所述第二阻挡层的厚度范围为400 800埃。
7.如权利要求I所述的内嵌式存储器件的形成方法，其特征在于，所述图案化刻蚀所述第一凹槽、第二凹槽、…第N凹槽，形成分别位于所述第一子区域、第二子区域、…及第N子区域对应的第一逻辑栅极、第二逻辑栅极、…及第N逻辑栅极包括按照后续待形成逻辑栅极的厚度从大到小排布，首先刻蚀第N沟槽，形成第N逻辑栅极，最后刻蚀第一沟槽，形成第一逻辑栅极。
8.如权利要求I所述的内嵌式存储器件的形成方法，其特征在于，所述第一阻挡层、第二阻挡层、…及第N阻挡层的上表面齐高。
9.如权利要求I所述的内嵌式存储器件的形成方法，其特征在于，所述阻挡层的材料为氧化硅。
10.如权利要求9所述的内嵌式存储器件的形成方法，其特征在于，所述氧化硅的前驱物为正硅酸乙酯。
11.如权利要求I所述的内嵌式存储器件的形成方法，其特征在于，在形成第N阻挡层后，还包括形成覆盖逻辑区和存储区的第N+1的栅极层。
12.如权利要求11所述的内嵌式存储器件的形成方法，其特征在于，所述去除覆盖上 述各个阻挡层表面的栅极层，包括采用化学机械研磨去除所述第N+1的栅极层。
13.如权利要求I所述的内嵌式存储器件的形成方法，其特征在于，形成所述第一栅极层前，还包括在所述存储区表面形成控制栅。
14.如权利要求13所述的内嵌式存储器件的形成方法，其特征在于，图案化刻蚀所述凹槽时，还包括刻蚀位于存储区的栅极层，形成存储区的字线栅极，所述字线栅极位于所述控制栅的两侧。·
全文摘要
一种内嵌式存储器件的形成方法，包括提供基底，所述基底包括逻辑区和存储区；在所述基底表面形成第一栅极层，覆盖所述逻辑区和存储区，在对应于所述第一子区域的第一栅极层表面形成第一阻挡层；直至依次形成第N栅极层，在对应于所述第N子区域的第N栅极层表面形成第N阻挡层；暴露出阻挡层；去除所述阻挡层，形成对应的第一凹槽、第二凹槽…第N凹槽；图案化刻蚀形成第一逻辑栅极、第二逻辑栅极、…及第N逻辑栅极。本发明通过形成不同厚度的阻挡层，并在去除所述阻挡层后在所述不同子区域上形成不同深度的沟槽，进而形成不同厚度的逻辑栅极，提高所述内嵌式存储器件的制造工艺空间，进一步提高内嵌式存储器件的使用功能。
文档编号H01L21/8247GK102956561SQ20111024051
公开日2013年3月6日 申请日期2011年8月19日 优先权日2011年8月19日
发明者姜立维, 周儒领, 詹奕鹏 申请人:中芯国际集成电路制造(上海)有限公司