专利名称：一种高性能金属-氧化物-金属电容及其制作方法
技术领域：
本发明涉及一种MOM (metal-oxide-metal)电容及其制作方法，属于集成电路制造，尤其涉及一种高性能金属-氧化物-金属电容及其制作方法。
背景技术：
随着CMOS器件尺寸的不断缩小，其后段互联所用的介电质的介电常数k也不断降低，人们也在不断寻找新的介电质材料，从最初单纯的二氧化硅发展到了 FSG、SiOC，直到 45nm节点一下的多孔的超低k薄膜。参考图1和图2所示出的现有技术的属-氧化物-金属电容的结构示意图，其中， 为了更好的进行说明，图1划分了铜互连区域1和金属-氧化物-金属电容区域1，图2为图1中A-A’线处的截面图，可以发现，铜互连区域1和金属-氧化物-金属电容区域2中， 都采用的是低K值薄膜3。目前的技术发展是，随着薄膜k值的降低，在互连中集成相同大小的电容C就需要更大的面积(C OC K)，面积的浪费就增加了芯片的制作成本。因此，提供一种能够有效提高金属-氧化物-金属电容性能，同时互连结构采用低 K薄膜的结构就显得尤为重要了。
发明内容
本发明的目的是是用选择性的光刻来实现高k和低k薄膜，从而在高k薄膜上实现高性能Μ0Μ，而能保持传统互连低k的优越性。本发明公开一种高性能金属-氧化物-金属电容，其中，包括
形成在第一刻蚀阻挡层上的第一介电层薄膜，所述第一介电层薄膜包括第一高K值区域和第一低K值区域，所述第一介电层薄膜上覆盖有第一低K值介电层薄膜；
形成在第二刻蚀阻挡层上的第二介电层薄膜，所述第二介电层薄膜包括第二高K值区域和第二低K值区域，所述第二介电层薄膜上覆盖有第二低K值介电层薄膜；
所述第二刻蚀阻挡层覆盖所述第一低K值介电层薄膜，所述第二高K值区域位于所述第一高K值区域的竖直上方，所述第二低K值区域位于所述第一低K值区域的竖直上方；
位于所述第一高K值区域和第一低K值区域上方的所述第一低K值介电层薄膜中分别设置有金属填充的若干下沟槽，位于第二高K值区域和第二低K值区域上方的所述第二低K 值介电层薄膜中分别设置有金属填充的若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；
竖直贯穿第二低K值介电层薄膜、第二介电层薄膜和第二刻蚀阻挡层的接触孔，每一个接触孔分别与一个第二低K值区域上方的上沟槽在竖直方向上重合，并接触位于所述接触孔竖直下方的下沟槽。上述的高性能金属-氧化物-金属电容，其中，所述第一高K值区域的材料为USG， FSG, BD, BDl或BDII中一种，所述第一低K值介电层薄膜以及所述第一低K值区域的材料为USG，FSG，BD, BDl或BDII中比所述第一高K值区域K值低的一种，。上述的高性能金属-氧化物-金属电容，其中，所述第一高K值区域和第二高K值区域的材料相同，所述第一低K值区域和第二低K值区域的材料相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的材料相同。上述的高性能金属-氧化物-金属电容，其中，所述第一介电层薄膜和所述第二介电层薄膜厚度相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的厚度相同。
上述的高性能金属-氧化物-金属电容，其中，所述第一介电层薄膜和所述第二介电层薄膜厚度取值范围均为100(Γ10000Α，所述第一低K值介电层薄膜和第二低K值介电层薄膜厚度取值范围均为100(Γ10000Α。根据本发明的另一个方面，还公开一种高性能金属-氧化物-金属电容的制作方法，其中，包括如下步骤
提供一淀积有第一刻蚀阻挡层的晶圆；
在所述第一刻蚀阻挡层上淀积第一介电层薄膜，所述第一介电层薄膜包括第一高K值区域和第一低K值区域；
淀积第一低K值介电层薄膜覆盖所述第一介电层薄膜；
在位于第一高K值区域和第一低K值区域上方的所述第一低K值介电层薄膜中分别刻蚀若干下沟槽并填充金属；
化学机械平坦化所述第一低K值介电层薄膜； 淀积第二刻蚀阻挡层覆盖所述第一低K值介电层薄膜；
在所述第二刻蚀阻挡层上淀积第二介电层薄膜，所述第二介电层薄膜包括第二高K值区域和第二低K值区域，所述第二高K值区域位于所述第一高K值区域的竖直上方，所述第二低K值区域位于所述第一低K值区域的竖直上方；
淀积第二低K值介电层薄膜覆盖所述第二介电层薄膜；
在位于第二高K值区域和第二低K值区域上方的所述第二低K值介电层薄膜中分别刻蚀若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；
在所述第二介电层薄膜的第二低K值区域中刻蚀接触孔，所述接触孔与一个第二低K 值区域中的上沟槽在竖直方向上重合，并接触位于其竖直下方的下沟槽； 在所述上沟槽和所述接触孔中填充金属； 化学机械平坦化所述第二低K值介电层薄膜。上述的制作方法，其中，所述第一介电层薄膜的制作的过程包括如下步骤 淀积第一K值介电材料覆盖所述第一刻蚀阻挡层；
刻蚀去除部分所述第一 K值介电材料，刻蚀止于所述第一刻蚀阻挡层，位于第一 K值介电材料去除部分下方的第一刻蚀阻挡层暴露；
淀积第二 K值介电材料覆盖所述第一 K值介电材料和所述第一刻蚀阻挡层暴露的部
分；
化学机械平坦化所述第二 K值介电材料和所述第一 K值介电材料，使所述第一 K值介电材料暴露。上述的制作方法，其中，所述第二介电层薄膜的制作的过程包括如下步骤 淀积第一K值介电材料覆盖所述第二刻蚀阻挡层；刻蚀去除部分所述第一 K值介电材料，刻蚀止于所述第二刻蚀阻挡层，位于第一 K值介电材料去除部分下方的第一刻蚀阻挡层暴露；
淀积第二 K值介电材料覆盖所述第一 K值介电材料和所述第一刻蚀阻挡层暴露的部
分；
化学机械平坦化所述第二 K值介电材料和所述第一 K值介电材料，使所述第一 K值介电材料暴露。上述的制作方法，其中，所述第一 K值介电材料为USG，FSG, BD, BDl或BDII中一种，所述第二 K值介电材料为USG，FSG, BD, BDl或BDII中比所述第一 K值介电材料K值低的一种。上述的制作方法，其中，所述第一介电层薄膜和所述第二介电层薄膜厚度相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的厚度相同。上述的制作方法，其中，所述第一介电层薄膜和所述第二介电层薄膜厚度取值范围均为100(Γ10000Α，所述第一低K值介电层薄膜和第二低K值介电层薄膜厚度取值范围均为 1000 10000Α。本发明通过有选择性对金属介电层进行光刻蚀刻来实现在同一层金属介电层中存在两种k值薄膜，将非MOM区域用低k介质填充，使得MOM区域采用高K介质，实现了高性能的金属-氧化物-金属电容，节省了芯片面积，降低了成本。
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了部分部件。图1为现有技术的金属-氧化物-金属电容的俯视图； 图2为图1中A-A’线处的截面图3示出了根据本发明的，一种高性能金属-氧化物-金属电容的结构示意图； 图如至图4d示出了根据本发明的，一种高性能金属-氧化物-金属电容中第一介电层薄膜的制作方法的各个步骤；以及
图fe至图5c示出了在第一介电层薄膜上制作第一低K值介电层薄膜各个步骤。
具体实施例方式以下结合附图及具体实施方式
对本发明进行进一步详细说明。此处所描述的具体实施方式
仅用于解释本发明，并不用于限定本发明的保护范围。参考图3所示的根据本发明的，一种高性能金属-氧化物-金属电容的结构示意图，为了提高电容的性能，在铜互连区域1和MOM (金属-氧化物-金属)区域2采用不同的介电材料。具体地，本发明的电容包括
形成在第一刻蚀阻挡层101上的第一介电层薄膜201，所述第一介电层薄膜201包括第一高K值区域211和第一低K值区域221，所述第一介电层薄膜201上覆盖有第一低K值介电层薄膜203，优选地，第一低K值介电层薄膜203与第一低K值区域221的材料相同； 形成在第二刻蚀阻挡层102上的第二介电层薄膜202，所述第二介电层薄膜包括第二高K值区域212和第二低K值区域222，所述第二介电层薄膜202上覆盖有第二低K值介电层薄膜204，优选地，第二低K值介电层薄膜204与第二低K值区域222的材料相同；
所述第二刻蚀阻挡层102覆盖所述第一低K值介电层薄膜203，所述第二高K值区域 212位于所述第一高K值区域211的竖直上方，所述第二低K值区域222位于所述第一低K 值区域221的竖直上方；
位于第一高K值区域211和第一低K值区域221上方的所述第一低K值介电层薄膜 203中分别设置有金属填充的若干下沟槽301，所述第二介电层薄膜202的第二高K值区域 212和第二低K值区域222中分别设置有金属填充的若干上沟槽302，每一个上沟槽302在竖直方向上至少对应一个下沟槽301 ；
竖直贯穿第二介电层薄膜202和第二刻蚀阻挡层102的接触孔303，每一个接触孔303 分别于一个第二低K值区域222上方的上沟槽302在竖直方向上重合(参考图3)，并接触位于所述接触孔303竖直下方的下沟槽301。具体地，本发明的高性能金属-氧化物-金属电容中，所述第一高K值区域211的材料为USG，FSG，BD，BD1或BDII中一种，所述第一低K值介电层薄膜203以及所述第一低 K值区域221的材料为USG，FSG, BD, BDl或BDII中比所述第一高K值区域211K值低的一种。更为具体地，所述第一高K值区域211和第二高K值区域212的材料相同，所述第一低K值区域221和第二低K值区域222的材料相同，所述第一低K值介电层薄膜203和第二低K值介电层薄膜204的材料相同，优选地，所述第一低K值介电层薄膜203、第二低K 值介电层薄膜204、第一低K值区域221以及第二低K值区域222的材料都采用同一种。在一个具体实施例中，所述第一介电层薄膜201和所述第二介电层薄膜202厚度相同，所述第一低K值介电层薄膜203和第二低K值介电层薄膜的厚度相同204。优选地，所述第一介电层薄膜201和所述第二介电层薄膜202厚度取值范围均为 IOOO^IOOOOA,所述第一低K值介电层薄膜203和第二低K值介电层薄膜204厚度取值范围均为 1000 10000A。本发明有选择性对金属介电层进行光刻蚀刻来实现在同一层金属介电层中存在两种k值薄膜，将非MOM区域用低k介质填充。以下对本发明的实现做详细说明，其中，对于刻蚀、化学机械平坦化等现有技术工艺不做详细叙述，如何采用光刻胶进行刻蚀的工艺不是本发明的重点，而且本领域技术人员可以结合现有技术实现所述工艺步骤。参考图3， 并结合图如至图4d以及图fe至图5c，本发明方法的实现步骤为
首先，提供一淀积有第一刻蚀阻挡层101的晶圆；
然后在所述第一刻蚀阻挡层101上淀积第一介电层薄膜201，所述第一介电层薄膜包括第一高K值区域211和第一低K值区域221 ；
淀积第一低K值介电层薄膜203覆盖所述第一介电层薄膜201 ； 接着在位于第一高K值区域211和第一低K值区域221上方的第一低K值介电层薄膜 203中分别刻蚀若干下沟槽301并填充金属；
再化学机械平坦化所述第一低K值介电层薄膜203 ；
然后淀积第二刻蚀阻挡层102覆盖所述第一低K值介电层薄膜203 ；
再在所述第二刻蚀阻挡层102上淀积第二介电层薄膜202，所述第二介电层薄膜202包括第二高K值区域212和第二低K值区域222，所述第二高K值区域212位于所述第一高K 值区域211的竖直上方，所述第二低K值区域222位于所述第一低K值区域221的竖直上方；
淀积第二低K值介电层薄膜204覆盖所述第二介电层薄膜202 ； 接着在位于第二高K值区域212和第二低K值区域222上方的所述第二低K值介电层薄膜204中分别刻蚀若干上沟槽301，每一个上沟槽302在竖直方向上至少对应一个下沟槽 301 ；
在所述第二介电层薄膜202的第二低K值区域222中刻蚀接触孔303，所述接触孔303 与一个第二低K值区域222上方的上沟槽302在竖直方向上重合，并接触位于其竖直下方的下沟槽301 ；
在所述上沟槽302和所述接触孔303中填充金属；
最后，化学机械平坦化所述第二低K值介电层薄膜204，就得到了如图3所示的结构。再结合参考图如至图4f示出了根据本发明的，一种高性能金属-氧化物-金属电容制作方法的各个步骤，图如至图4f示出了本发明的高性能金属-氧化物-金属电容中的单层介电层薄膜的制作方法，另一层介电层薄的制作可以参考图如至图4f实现。所述第一介电层薄膜201的的淀积包括如下步骤
首先，如图如所示，淀积第一 K值介电材料401覆盖所述第一刻蚀阻挡层101 ； 再刻蚀去除部分所述第一 K值介电材料401，刻蚀止于所述第一刻蚀阻挡层101，位于第一 K值介电材料401去除部分下方的第一刻蚀阻挡层101暴露；
淀积第二 K值介电材料402覆盖所述第一 K值介电材料401和所述第一刻蚀阻挡层 101暴露的部分；
最后化学机械平坦化所述第二 K值介电材料402和所述第一 K值介电材料401，使所述第一K值介电材料暴露；
在所述第二 K值介电材料402和所述第一 K值介电材料401上分别刻蚀形成若干下沟槽301并填充金属；
机械平坦化所述第二 K值介电材料402和所述第一 K值介电材料401。这样，就得到了具有不同K值介质区域的第一介电层薄膜201，在一个优选例中， 第一 K值介电材料401采用K值比第二 K值介电材料402的K值小的材料，这样，铜互连区域1用第一 K值介电材料401作为介电质，再在MOM区域2用第二 K值介电材料402作为介电质。在一个变化例中，第一 K值介电材料401采用K值比第二 K值介电材料402的K 值大的材料，参考图3，第一 K值介电材料401就形成了第一高K值区域211，第二 K值介电材料402就形成了第一低K值区域221。进一步地，所述第二介电层薄膜202的的淀积包括如下步骤 淀积第一 K值介电材料401覆盖所述第二刻蚀阻挡层102 ；
刻蚀去除部分所述第一 K值介电材料401，刻蚀止于所述第二刻蚀阻挡层102，位于第一 K值介电材料401去除部分下方的第一刻蚀阻挡层102暴露；
淀积第二 K值介电材料402覆盖所述第一 K值介电材料401和所述第一刻蚀阻挡层 102暴露的部分；化学机械平坦化所述第二 K值介电材料402和所述第一 K值介电材料401，使所述第一 K值介电材料401暴露；
在所述第二 K值介电材料402和所述第一 K值介电材料401上分别刻蚀形成若干上沟槽 302 ；
在所述第二 K值介电材料402和所述第一 K值介电材料401两者之间K值较低的材料中刻蚀接触孔303，所述接触孔303与一上沟槽302在竖直方向上重叠，所述接触孔303底端接触一位于其竖直下方的下沟槽301 ；
在所述上沟槽302和所述接触孔303中填充金属；
机械平坦化所述第二 K值介电材料402和所述第一 K值介电材料401。参考图fe至图5c，以下详细说明第一介电层薄膜201上的第一低K值介电层薄膜203的加工过程，如图fe，先在由第二 K值介电材料402和第一 K值介电材料401组成的第一介电层薄膜201上淀积第一低K值介电层薄膜203，然后在第一低K值介电层薄膜203 上刻蚀若干下沟槽301，刻蚀止于第一介电层薄膜201上，其中，部分下沟槽301位于第二 K 值介电材料402的竖直上方，部分下沟槽301位于第一 K值介电材料401的竖直上方。然后执行金属填充的工艺步骤，一般填充铜以完成铜互连结构。类似的，本领域技术人员结合现有技术可以实现第二介电层薄膜202上的第二低K值介电层薄膜204的加工过程，在此不予赘述。优选地，所述第一 K值介电材料401为USG，FSG, BD, BDl或BDII中一种，所述第二1(值介电材料402为旧6，？56，80，801或8011中比所述第一 K值介电材料401K值低的一种。在一个具体实施例中，所述第一介电层薄膜201和所述第二介电层薄膜202厚度相同，所述第一低K值介电层薄膜203和第二低K值介电层薄膜204的厚度相同。更进一步地，所述第一介电层薄膜201和所述第二介电层薄膜厚度202取值范围均为100(Γ10000Α，所述第一低K值介电层薄膜203和第二低K值介电层薄膜204厚度取值范围均为100(Tl0000A。本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，这样的变化例并不影响本发明的实质内容，在此不予赘述。以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种高性能金属-氧化物-金属电容，其特征在于，包括形成在第一刻蚀阻挡层上的第一介电层薄膜，所述第一介电层薄膜包括第一高K值区域和第一低K值区域，所述第一介电层薄膜上覆盖有第一低K值介电层薄膜；形成在第二刻蚀阻挡层上的第二介电层薄膜，所述第二介电层薄膜包括第二高K值区域和第二低K值区域，所述第二介电层薄膜上覆盖有第二低K值介电层薄膜；所述第二刻蚀阻挡层覆盖所述第一低K值介电层薄膜，所述第二高K值区域位于所述第一高K值区域的竖直上方，所述第二低K值区域位于所述第一低K值区域的竖直上方；位于所述第一高K值区域和第一低K值区域上方的所述第一低K值介电层薄膜中分别设置有金属填充的若干下沟槽，位于第二高K值区域和第二低K值区域上方的所述第二低K 值介电层薄膜中分别设置有金属填充的若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；竖直贯穿第二低K值介电层薄膜、第二介电层薄膜和第二刻蚀阻挡层的接触孔，每一个接触孔分别与一个第二低K值区域上方的上沟槽在竖直方向上重合，并接触位于所述接触孔竖直下方的下沟槽。
2.根据权利要求1所述的高性能金属-氧化物-金属电容，其特征在于，所述第一高K 值区域的材料为USG，FSG, BD, BDl或BDII中一种，所述第一低K值介电层薄膜以及所述第一低K值区域的材料为USG，FSG, BD, BDl或BDII中比所述第一高K值区域K值低的一种。
3.根据权利要求2所述的高性能金属-氧化物-金属电容，其特征在于，所述第一高K 值区域和第二高K值区域的材料相同，所述第一低K值区域和第二低K值区域的材料相同， 所述第一低K值介电层薄膜和第二低K值介电层薄膜的材料相同。
4.根据权利要求1或2所述的高性能金属-氧化物-金属电容，其特征在于，所述第一介电层薄膜和所述第二介电层薄膜厚度相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的厚度相同。
5.根据权利要求4所述的高性能金属-氧化物-金属电容，其特征在于，所述第一介电层薄膜和所述第二介电层薄膜厚度取值范围均为100(Γ10000Α，所述第一低K值介电层薄膜和第二低K值介电层薄膜厚度取值范围均为100(Γ10000Α。
6.一种高性能金属-氧化物-金属电容的制作方法，其特征在于，包括如下步骤 提供一淀积有第一刻蚀阻挡层的晶圆；在所述第一刻蚀阻挡层上淀积第一介电层薄膜，所述第一介电层薄膜包括第一高K值区域和第一低K值区域；淀积第一低K值介电层薄膜覆盖所述第一介电层薄膜；在位于第一高K值区域和第一低K值区域上方的所述第一低K值介电层薄膜中分别刻蚀若干下沟槽并填充金属；化学机械平坦化所述第一低K值介电层薄膜； 淀积第二刻蚀阻挡层覆盖所述第一低K值介电层薄膜；在所述第二刻蚀阻挡层上淀积第二介电层薄膜，所述第二介电层薄膜包括第二高K值区域和第二低K值区域，所述第二高K值区域位于所述第一高K值区域的竖直上方，所述第二低K值区域位于所述第一低K值区域的竖直上方；淀积第二低K值介电层薄膜覆盖所述第二介电层薄膜；在位于第二高K值区域和第二低K值区域上方的所述第二低K值介电层薄膜中分别刻蚀若干上沟槽，每一个上沟槽在竖直方向上至少对应一个下沟槽；在所述第二介电层薄膜的第二低K值区域中刻蚀接触孔，所述接触孔与一个第二低K 值区域上方的上沟槽在竖直方向上重合，并接触位于其竖直下方的下沟槽； 在所述上沟槽和所述接触孔中填充金属； 化学机械平坦化所述第二低K值介电层薄膜。
7.根据权利要求6所述的制作方法，其特征在于，所述第一介电层薄膜的制作的过程包括如下步骤淀积第一 K值介电材料覆盖所述第一刻蚀阻挡层； 刻蚀去除部分所述第一 K值介电材料，刻蚀止于所述第一刻蚀阻挡层，位于第一 K值介电材料去除部分下方的第一刻蚀阻挡层暴露；淀积第二 K值介电材料覆盖所述第一 K值介电材料和所述第一刻蚀阻挡层暴露的部分；化学机械平坦化所述第二 K值介电材料和所述第一 K值介电材料，使所述第一 K值介电材料暴露。
8.根据权利要求6所述的制作方法，其特征在于，所述第二介电层薄膜的制作的过程包括如下步骤淀积第一K值介电材料覆盖所述第二刻蚀阻挡层； 刻蚀去除部分所述第一 K值介电材料，刻蚀止于所述第二刻蚀阻挡层，位于第一 K值介电材料去除部分下方的第一刻蚀阻挡层暴露；淀积第二 K值介电材料覆盖所述第一 K值介电材料和所述第一刻蚀阻挡层暴露的部分；化学机械平坦化所述第二 K值介电材料和所述第一 K值介电材料，使所述第一 K值介电材料暴露。
9.根据权利要求7或8所述的制作方法，其特征在于，所述第一K值介电材料为USG， FSG，BD，BDl或BDII中一种，所述第二 K值介电材料为USG, FSG，BD，BDl或BDII中比所述第一 K值介电材料K值低的一种。
10.根据权利要求6所述的制作方法，其特征在于，所述第一介电层薄膜和所述第二介电层薄膜厚度相同，所述第一低K值介电层薄膜和第二低K值介电层薄膜的厚度相同。
11.根据权利要求10所述的制作方法，其特征在于，所述第一介电层薄膜和所述第二介电层薄膜厚度取值范围均为100(Γ10000Α，所述第一低K值介电层薄膜和第二低K值介电层薄膜厚度取值范围均为100(Γ10000Α。
全文摘要
一种高性能金属-氧化物-金属电容以及制作高性能金属-氧化物-金属电容的方法，通过有选择性对金属介电层进行光刻蚀刻来实现在同一层金属介电层中存在两种k值薄膜，将非MOM区域用低k介质填充，使得MOM区域采用高K介质，实现了高性能的金属-氧化物-金属电容，节省了芯片面积，降低了成本，同时与传统工艺相适应。
文档编号H01L23/522GK102446891SQ20111030797
公开日2012年5月9日 申请日期2011年10月12日 优先权日2011年10月12日
发明者姬峰, 张亮, 李磊, 胡友存, 陈玉文 申请人:上海华力微电子有限公司