专利名称：晶体管的制作方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种晶体管的制作方法。
背景技术：
随着半导体器件集成度不断增大，与半导体器件相关的临界尺寸不断减小，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。因此，金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低MOS晶体管的栅极、源极、漏极的表面电阻和接触电阻，进而降低电阻电容延迟时间。现有的自对准金属硅化物技术中，由于硅化镍具有较小的接触电阻和较小的硅消耗，容易达到较窄的线宽，因此硅化镍被视为一种较为理想的金属硅化物。
图1 图3为现有具有硅化镍接触区的晶体管制作方法的剖面结构示意图。
首先参考图1，提供半导体衬底100，所述半导体衬底100上形成有栅极结构，所述栅极结构包括依次位于半导体衬底100上栅介质层101和栅电极102，所述栅极结构的侧壁形成有侧墙103。
参考图2，在所述栅极结构两侧的半导体衬底100内形成源/漏区104。
参考图3，在所述源/漏区104和栅极结构表面形成镍金属层(未图示)，对所述镍金属层进行退火，在源/漏区104上形成硅化镍接触区105，在栅极结构上形成硅化镍接触区106。
更多关于硅化镍接触区的制作方法请参考公开号为US2010/0117238A1的美国专利。
现有技术中，在退火形成源/漏区104上的硅化镍接触区105时，通常还会形成倒棱锥体的硅化镍或二硅化镍钉入(spiking)到晶体管栅极结构下方的沟道区内，容易导致源/漏区击穿或短路，影响器件的稳定性。发明内容
本发明解决的问题是提供一种晶体管的制作方法，提高器件的稳定性。
为解决上述问题，本发明提供一种晶体管的制作方法，包括:
提供半导体衬底，所述半导体衬底表面形成有栅极结构；
所述栅极结构为掩膜，刻蚀去除部分厚度的半导体衬底；
在栅极结构两侧 的 半导体衬底上形成侧墙；
在栅极结构和侧墙两侧的半导体衬底上形成硅外延层；
对所述栅极结构和侧墙两侧的硅外延层和半导体衬底进行掺杂，形成源/漏区；
在源/漏区和栅极结构上形成硅化镍接触区。
可选的，所述刻蚀去除部分厚度的半导体衬底采用等离子体刻蚀工艺。
可选的，所述刻蚀去除部分厚度的半导体衬底的去除厚度为100 300埃。
可选的，所述侧墙的材料为氧化硅或氮化硅。
可选的，所述硅外延层的厚度为100 300埃。
可选的，所述硅化镍接触区的形成步骤包括:在硅外延层和栅极结构表面形成镍金属层；对镍金属层进行退火工艺，镍金属层中的镍与硅外延层及栅极结构中的硅材料在退火过程中进行反应，在源/漏区和栅极结构上形成硅化镍接触区。
可选的，所述在形成镍金属层步骤之后，还包括步骤:在所述镍金属层表面形成氮化钛层。
可选的，所述退火工艺包括第一退火工艺和第二退火工艺。
可选的，所述第一退火工艺的退火温度为220 300摄氏度，时间为20 90秒。
可选的，所述第二退火工艺的退火温度为400 600摄氏度，时间为20 90秒。
与现有技术相比，本发明技术方案具有以下优点:
形成侧墙前，先刻蚀去除部分厚度的半导体衬底，然后在栅极结构和侧墙两侧的半导体衬底上形成硅外延层，在金属镍与硅外延层中的硅反应形成源/漏区上的硅化镍接触区时，由于硅外延层和晶体管的沟道间有侧墙的阻隔，金属镍不能通过侧墙扩散到沟道区，与沟道区的硅反应，防止在沟道区形成锥形硅化镍缺陷，避免了源/漏区击穿或短路，提闻器件的稳定性。
图1 图3为现有具有硅化镍接触区的晶体管制作方法过程的剖面结构示意图4为本发明实施例晶体管制作方法的流程示意图5 图9为本发明实施例晶体管制作方法的剖面结构示意图。
具体实施方式
发明人在现有制作晶体管的过程发现，在源/漏区形成硅化镍接触区时，金属镍不但与栅极结构两侧半导体衬底内的硅反应形成硅化镍，金属镍同时也会向栅极结构下方的沟道区扩散，与沟道区的硅反应形成硅化镍，使得硅化镍向沟道区侵蚀，形成图3所示的沟道区的锥形硅化镍缺陷，容易导致源/漏区击穿或短路，影响器件的稳定性。
为解决上述问题，发明人提出一种晶体管的制作方法，包括:提供半导体衬底，所述半导体衬底表面形成有栅极结构；所述栅极结构为掩膜，刻蚀去除部分厚度的半导体衬底；在栅极结构两侧的半导体衬底上形成侧墙；在栅极结构和侧墙两侧的半导体衬底上形成硅外延层；对所述栅极结构和侧墙两侧的硅外延层和半导体衬底进行掺杂，形成源/漏区；在源/漏区和栅极结构上形成硅化镍接触区。本发明的晶体管的制作方法，能防止在栅极结构下方的沟道区形成锥形硅化镍缺陷，提高器件的稳定性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图4，图4为本发明实施例晶体管制作方法的剖面结构示意图，包括:
步骤S201，提供半导体衬底，所述半导体衬底表面依次形成有介质层和多晶硅层；
步骤S202，刻蚀所述多晶硅层和介质层，形成栅极结构，以所述栅极结构为掩膜，刻蚀去除部分厚度的半导体衬底；
步骤S203，在栅极结构两侧的半导体衬底上形成侧墙；
步骤S204，在栅极结构和侧墙两侧的半导体衬底上形成硅外延层；
步骤S205，对所述栅极结构和侧墙两侧的硅外延层和半导体衬底进行掺杂，形成源/漏区；
步骤S206,在娃外延层和栅极结构表面形成镍金属层；
步骤S207，对镍金属层进行第一退火工艺和第二退火工艺，形成硅化镍接触区。
图5 图9为本发明实施例晶体管制作方法的剖面结构示意图。
参考图5，提供半导体衬底300，在所述半导体衬底300上依次形成介质层301和多晶硅层302。
所述半导体衬底300为硅衬底、绝缘体上硅(SOI)衬底其中的一种。在本实施例中，所述半导体衬底300为硅衬底。
所述介质层301的材料为二氧化硅，所述介质层301可经由炉管氧化工艺，化学气相沉积工艺(CVD)、旋转式玻璃法(SOG)工艺或者其他合适的方法形成。
参考图6，刻蚀所述多晶硅层302和介质层301，形成栅极结构，以所述栅极结构为掩膜，刻蚀去除部分厚度的半导体衬底300。
刻蚀所述多晶硅302、介质层301和刻蚀去除部分厚度的半导体衬底300具体步骤为:形成覆盖所述多晶硅层302表面的光刻胶层(图中未示出)，图形化所述光刻胶层，露出需要刻蚀的多晶硅层302的表面；依次刻蚀所述多晶硅层302和介质层301，形成栅极结构的栅介质层303和位于栅介质层303上的栅电极304 ;以所述图形化的光刻胶层和栅极结构为掩膜，采用等离子体刻蚀工艺，去除部分厚度的半导体衬底300，在栅极结构底部形成与栅介质层303和栅电极304等宽的硅材料层305。
所述刻蚀去除部分厚度的半导体衬底300的去除厚度为100 300埃。
参考图7，在栅极结构两侧半导体衬底300上形成侧墙306。
形成所述侧墙306的步骤为:采用化学气相沉积工艺形成覆盖半导体衬底300、栅极结构表面和侧壁以及硅材料层305侧壁的介质层；刻蚀所述介质层在栅极结构和硅材料层305的侧壁形成侧墙306。
所述侧墙306的材料为氧化硅或氮化硅。所述侧墙306为氧化硅或氮化硅的单层结构或者为氧化硅-氮化硅-氧化硅的叠层结构。
在形成所述侧墙306之前，还包括步骤:以所述栅极结构为掩膜，采用离子注入工艺，在栅极结构两侧的半导体衬底300形成浅掺杂区(图中未示出)。
参考图8，利用选择性外延生长工艺，在栅极结构和侧墙306两侧的半导体衬底300上形成硅外延层307 ;对所述栅极结构和侧墙306两侧的硅外延层307和半导体衬底300进行掺杂，形成源/漏区308。
所述硅外延层307的厚度为100 300埃，硅外延层的作用是在后续形成硅化镍接触区时提供足够的硅源，硅外延层太厚，后续形成硅化镍接触区，硅外延层307底部的硅未完全反应，使得硅化镍接触区与源漏区的接触电阻变得；形成硅外延层太薄，后续形成硅化镍接触区工艺条件不好控制。形成所述硅外延层307采用化学气相沉积(CVD)，具体工艺参数为:温度是600 1100摄氏度，压强I 50托(I托=133帕)，硅源气体是SiH4或DCS，还包括HCl气体以及氢气，其中硅源气体、HCl的流量均为I lOOOsccm，氢气的流量是 1000 lOOOOsccm。
形成源/漏区308采用离子注入的方法，具体步骤为:以所述栅极结构和侧墙306为掩膜，对所述栅极结构和侧墙306两侧的硅外延层307和半导体衬底300进行离子注入，硅外延层307中的离子掺杂区(图中未示出)、半导体衬底300中的离子掺杂区(图中未示出)，所述半导体衬底300中的离子掺杂区的深度大于前述形成的浅掺杂区的深度，所述硅外延层307中的离子掺杂区(图中未示出)、半导体衬底300中的离子掺杂区(图中未示出)以及前述形成的浅掺杂区(图中未示出)构成源/漏区308。所述离子掺杂的类型为N型离子或P型离子。
对所述硅外延层307进行离子掺杂的目的是防止后续形成硅化镍接触区时，硅外延层307层底部有部分硅未反应，造成镍接触区和半导体衬底的离子掺杂区和浅掺杂区的隔离，增大了接触电阻，影响硅化镍接触区与半导体衬底300中的离子掺杂区和浅掺杂区的导通性能。
参见图9,在娃外延层307和栅极结构表面形成镍金属层(图中未不出);对镍金属层进行第一退火工艺和第二退火工艺，形成位于栅极结构上的硅化镍接触区310和位于源/漏区308上的硅化镍接触区309。
形成栅极结构上的硅化镍接触区310和位于源/漏区308上的硅化镍接触区309具体方法为:利用溅射工艺在所述硅外延层307和栅极结构表面形成镍金属层(图中未示出)，利用化学气相沉积工艺在所述镍金属层表面形成氮化钛层(图中未示出)，所述氮化钛层可防止所述镍金属层被氧化；对所述镍金属层进行第一退火处理，使得所述镍金属层中的镍与硅外延层307和栅极结构中的硅发生反应，形成高电阻的硅化二镍层；利用湿法刻蚀除去未反应的镍金属层和氮化钛层，所述湿法刻蚀的溶液为硫酸、盐酸；对所述高电阻的硅化二镍层进行第二退火处理，使得所述高电阻的硅化二镍与硅外延层307和栅极结构中的硅发生反应，在源/漏区308表面形成低电阻的硅化镍接触区309，在所述栅极结构上形成硅化镍接触区310。
源/漏区308上形成低电阻的硅化镍接触区309时，镍金属层中的镍与硅外延层307中的硅反应生成硅化二镍和硅化镍，由于晶体管的沟道区与硅外延层307之间有侧墙306的阻隔，侧墙306的材料为氧化硅或氮化硅，金属镍不会和氧化硅或氮化硅反应，因此侧墙306阻挡金属镍与晶体管的沟道区的硅反应，防止金属镍向沟道区扩散形成锥形硅化二镍和硅化镍，防止源/漏区308击穿或短路，提高器件的稳定性。
所述第一退火工艺的退火温度为220 300摄氏度，时间为20 90秒。
所述第二退火工艺的退火温度为400 600摄氏度，时间为20 90秒。
综上，本发明实施例半导体的制作方法，形成侧墙前，先刻蚀去除部分厚度的半导体衬底，然后在栅极结构和侧墙两侧的半导体衬底上形成硅外延层，形成源/漏区的硅化镍接触区时，金属镍与硅外延层中的硅反应，由于硅外延层和晶体管的沟道间有侧墙的阻隔，金属镍不能通过侧墙扩散到沟道区，与沟道区的硅反应，防止在沟道区形成锥形硅化镍缺陷，避免了源/漏区击穿或短路，提高器件的稳定性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种晶体管的制作方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底表面形成有栅极结构； 所述栅极结构为掩膜，刻蚀去除部分厚度的半导体衬底； 在栅极结构两侧的半导体衬底上形成侧墙； 在栅极结构和侧墙两侧的半导体衬底上形成硅外延层； 对所述栅极结构和侧墙两侧的硅外延层和半导体衬底进行掺杂，形成源/漏区； 在源/漏区和栅极结构上形成硅化镍接触区。
2.如权利要求1所述的晶体管的制作方法，其特征在于，所述刻蚀去除部分厚度的半导体衬底采用等离子体刻蚀工艺。
3.如权利要求1所述的晶体管的制作方法，其特征在于，所述刻蚀去除部分厚度的半导体衬底的去除厚度为100 300埃。
4.如权利要求1所述的晶体管的制作方法，其特征在于，所述侧墙的材料为氧化硅或氮化硅。
5.如权利要求1所述的晶体管的制作方法，其特征在于，所述硅外延层的厚度为100 300 埃。
6.如权利要求1所述的晶体管的制作方法，其特征在于，所述硅化镍接触区的形成步骤包括:在硅外延层和栅极结构表面形成镍金属层；对镍金属层进行退火工艺，镍金属层中的镍与硅外延层及栅极结构中的硅材料在退火过程中进行反应，在源/漏区和栅极结构上形成硅化镍接触区。
7.如权利要求6所述的晶体管的制作方法，其特征在于，所述在形成镍金属层步骤之后，还包括步骤:在所述镍金属层表面形成氮化钛层。
8.如权利要求6所述的晶体管的制作方法，其特征在于，所述退火工艺包括第一退火工艺和第二退火工艺。
9.如权利要求8所述的晶体管的制作方法，其特征在于，所述第一退火工艺的退火温度为220 300摄氏度，时间为20 90秒。
10.如权利要求8所述的晶体管的制作方法，其特征在于，所述第二退火工艺的退火温度为400 600摄氏度，时间为20 90秒。
全文摘要
一种晶体管的制作方法，包括提供半导体衬底，所述半导体衬底表面形成有栅极结构；所述栅极结构为掩膜，刻蚀去除部分厚度的半导体衬底；在栅极结构两侧的半导体衬底上形成侧墙；在栅极结构和侧墙两侧的半导体衬底上形成硅外延层；对所述栅极结构和侧墙两侧的硅外延层和半导体衬底进行掺杂，形成源/漏区；在源/漏区和栅极结构上形成硅化镍接触区。本发明的晶体管的制作方法，能防止在栅极结构下方的沟道区形成锥形硅化镍缺陷，提高器件的稳定性。
文档编号H01L21/336GK103137481SQ20111038347
公开日2013年6月5日 申请日期2011年11月25日 优先权日2011年11月25日
发明者张彬, 邓浩 申请人:中芯国际集成电路制造(上海)有限公司