专利名称：穿衬底互连件的形成方法
技术领域：
本文所揭示的实施例涉及穿衬底互连件的形成方法。
背景技术：
通常使用半导体衬底来制造集成电路。在电路的制造过程中使用多种工艺，包含 (例如)材料沉积、材料蚀刻、掺杂、光刻、金属化、氧化等。最常见的是，在单个衬底(通常被称为晶片)上形成多个相同的集成电路，以界定个别电路裸片。这些电路裸片最终被分割(singulate)成分离的裸片或芯片，其接着被封装。在其它应用中，可将单个晶片或其它衬底制造成包括一个或一个以上不同集成电路，且可不经分割。不管怎样，集成电路制造的一贯目标是制作更密且更小的装置及由此所得的集成电路。一种增加半导体组合件中的密度的方式是一个接一个地向上堆叠个别衬底(例如半导体裸片)。可(例如)在分割之前通过在一个或一个以上半导体裸片中的通孔中形成导电通路来互连所堆叠的半导体裸片。所述通路中的每一者的内部可涂覆有电绝缘材料接着是导电材料，以将通路电连接到制造在衬底的主要电路侧上的集成电路。因此，导电通路提供从半导体衬底的主要电路侧到其后侧或后表面的导电路径，以与另一衬底导电接触。当接近完成时且在分割之前，集成电路裸片通常在衬底的一侧或两侧上具备一个或一个以上介电钝化层。此些层可对下伏电路提供绝缘保护、应力缓冲和/或防湿屏障中的一者或一者以上。接着形成穿过钝化层并进入衬底的半导电和其它材料中的通孔通路。 如上文所述，为了使穿衬底互连件的导电部分与衬底的其它部分隔离，用一种或一种以上电绝缘材料来为通路加衬里。随着通路的通道变窄，在其中形成导电材料之前用介电材料完全为此通路的侧壁加衬里可能存在问题。一种这样做的现存方式包括脉冲化学气相沉积包括氧化铝的材料。所述包括氧化铝的材料沉积在介电层上并进入通路中以为通路的侧壁加衬里。包括氧化铝的材料、钝化介电材料以及衬底的材料之间热膨胀系数的不同可能会不合意地造成这些材料中的一者或一者以上分离和破裂。
发明内容
本发明涵盖形成穿衬底互连件的各种方法。在一个实施例中，形成进入包括第一和第二主要侧的半导体衬底的半导电材料中的通路。所述通路从所述第一主要侧形成到导电接合垫，所述导电接合垫被接纳为更接近所述第二主要侧而非所述第一主要侧。涂施液体电介质，以相对于所述第一主要侧至少为所述通路的侧壁的正视看来最外面的部分加衬里。使所述通路内的所述液体电介质凝固。在所述通路内在所述凝固电介质上形成导电材料，并用所述导电材料形成穿衬底互连件。本发明揭示其它实施例和实施方案。
图1是在根据本发明实施例的过程中的半导体衬底的示意性截面图。图2到图5说明本发明的方法实施例。图6是在根据本发明实施例的过程中的另一半导体衬底的示意性截面图。图7和图8说明本发明的方法实施例。图9是在根据本发明实施例的过程中的另一半导体衬底的示意性截面图。图10到图12说明本发明的方法实施例。图13是在根据本发明实施例的过程中的另一半导体衬底的示意性截面图。图14到图17说明本发明的方法实施例。图18是在根据本发明实施例的过程中的另一半导体衬底的示意性截面图。图19是在根据本发明实施例的过程中的另一半导体衬底的示意性截面图。图20和图21说明本发明的方法实施例。
具体实施例方式本发明的实施例涵盖形成穿衬底互连件(有时在现存技术中被称为穿晶片互连件)的方法。在本文献的上下文中，“穿衬底互连件”是从半导体衬底的后侧延伸到形成于衬底的前侧上或接近衬底的前侧的集成电路的导电互连件。另外在本文献的上下文中，半导体衬底的“前侧”是衬底的两个主要相对侧中主要从其制造集成电路的电路组件的一侧 (另一侧为“后侧”)。另外在本文献的上下文中，将术语“半导体衬底”或“半导电衬底”定义为表示包括半导电材料的任何构造，所述半导电材料包含(但不限于)例如半导电晶片 (单独地或以其上包括其它材料的组合件的形式)等块状半导电材料，以及半导电材料层 (单独地或以包括其它材料的组合件的形式)。术语“衬底”指代包含(但不限于)上文所述的半导电衬底的任何支撑结构。起初参看图1到图5来描述形成穿衬底互连件的实例方法。参看图1，半导体衬底一般用参考标号10来指示，且包括第一主要侧12和第二主要侧14。仅作为实例，衬底10 的厚度范围是从约700微米到约800微米。侧12可包括半导体衬底的后侧，且侧14可包括半导体衬底的前侧。或者，侧12可包括半导体衬底的前侧，且侧14可包括半导体衬底的后侧。不管怎样，将半导体衬底10描绘为包括已形成于其上的某区16和钝化介电层18。 在本文献的上下文中，“钝化电介质”是在完成几乎所有集成电路组件之后形成于衬底的外表面上的任何介电材料。不管集成电路装置的绝大部分是否已在大体描绘为区16的区中的钝化电介质内部制成，再分配层和/或其它导电线可形成于钝化电介质18上，且其它绝缘和/或钝化层也可提供于钝化电介质18上。因此，区16将包含其中制造有集成电路组件和装置(未图示)的多种不同材料、层和区，其包含至少某一半导电材料。图1描绘正沉积到衬底侧12上的钝化电介质18。在衬底区16包括块状半导体材料且衬底侧12包括后侧的情况下，钝化电介质18已形成于衬底区16的块状半导电材料上。硅(例如，块状单晶硅)只是一种实例半导电材料。层18的实例厚度范围是从1微米到25微米。仅作为实例，层18的实例材料包含聚酰亚胺、聚苯并恶唑、旋涂电介质和环氧树脂。参看图2，形成通路20穿过钝化电介质18且从侧12进入衬底10的半导电材料中。在此时或随后在处理中，此通路20可包括导通通路(through via)。在本文献的上下文中，“导通通路”是某一点从衬底后侧延伸到至少接近衬底前侧以用于与前侧上的一个或一个以上电路装置或与在前侧上或接近前侧而收纳的另一衬底最终导电连接的通道。出于持续论述的目的，可将通路20视为包括侧壁22和基底M。尽管还可利用形成完全穿过衬底10的通路20，但图2也仅将通路20描绘为部分穿过衬底10而形成。另外，可在形成通路20之前或之后，通过抛光或其它动作来使衬底10变薄，且不管通路20是部分延伸穿过衬底10还是完全延伸穿过衬底10。仅作为实例，通路20的横截面配置为圆形或椭圆形，其具有从约5微米到约70微米的实例最小直径/横截面尺寸。参看图3，已将液体电介质30涂施在钝化电介质18上且涂施到通路20中，以相对于至少最初从中形成通路20的衬底侧12，至少为通路侧壁22的正视看来在最外面的部分加衬里。在一个实施例中且如图所示，液体电介质30的涂施用液体电介质30为通路20 的所有侧壁22加衬里，且用液体电介质30完全覆盖通路20的基底24。或者仅作为实例， 液体电介质30可相对于衬底侧12，仅为侧壁22的正视看来在最外面的部分(例如仪为通路20的侧壁22的最外正视长度的5^^25^^50%、75%等)加衬里。进一步仅作为实例， 可涂施液体电介质30以为所有侧壁22但仅通路基底M的一部分加衬里，或仅为侧壁22 的一部分且不为任何通路基底对加衬里。在一个实施例中，液体电介质的涂施用介电材料 30为通路20的至少钝化电介质18的所有侧壁加衬里。在一个实施例中，液体电介质的涂施用液体电介质30至少为在钝化电介质18内部的通路20的半导电材料侧壁的正视看来在最外面的部分加衬里，(例如)其中衬底侧12为后侧，且紧邻钝化电介质18的半导体区 16包括块状半导体材料(例如硅)。在一个实施例中，液体电介质30包括液体聚合物，且不管怎样在一个实施例中包括以旋涂方式且无论是通过现存方法还是尚待开发的方法而涂施在衬底侧12上的旋涂电介质。然而，预期任何合适的可流动电介质，无论是现存的还是尚待开发的，且无论是通过旋涂还是其它技术而提供到衬底10上。实例材料为可从日本东京的JSR公司购得的JSR WPR-S 170P、可从日本东京的住友电木(Sumitomo Bakelite)公司购得的CRC-7561以及可从亚利桑那州菲尼克斯的信越化工(Siin-Etsu MicroSi)的SINR-3150HSM。当然，可添加溶剂或其它材料以提供所要的粘度，且可利用各种旋涂时间和每分钟转数，其中使用旋涂来实现液体电介质30相对于通路侧壁22和通路基底M中的一者或两者的所要覆盖程度。 旋涂式电介质涂施可能需要利用较简单且成本较低的现存的此类技术，而无需真空处理。使通路20内的液体电介质30凝固，且在通路20内在凝固的电介质30上形成导电材料，并用所述导电材料形成穿衬底互连件。所述凝固能有效粘附和中断材料30相对于衬底16/18的流动，且可包含一个或一个以上高温烘干步骤以将溶剂从材料30驱除，作为最终凝固的一部分。另外且仅作为实例，涂施液体电介质30达所要厚度且相对于所有或部分侧壁22和/或基底M的覆盖可在单个液体电介质涂施步骤中或在多个单独的液体电介质涂施步骤(在单独间隔开的液体涂施之间可包含或可不包含一个或一个以上高温烘干步骤)中发生或进行。仅作为实例，图4和图5描绘图3的衬底的后续处理。参看图4，衬底10已经受实例衬底侧14的抛光，以使衬底10有效地变薄到至少暴露通路20的点。因此在一个实例中，通路20从衬底侧12完全延伸穿过衬底10到达衬底侧14。在由图4描绘的变薄之前， 且仅作为实例，凝固的电介质30可经受各向异性蚀刻以移除材料30使其不被接纳在钝化电介质18和通路基底24(未图示)上。参看图5，已在通路20内形成导电材料32，且已用所述导电材料形成穿衬底互连件35。实例材料32包含任何导电材料，包含经导电掺杂的半导电材料、元素金属、元素金属的合金和/或导电金属化合物，包含其任何组合。在一个实施例中，在不在通路20内使用任何介电材料的任何化学气相沉积的情况下，进行形成穿衬底互连件的方法。图4和图5描绘一个实施例，其中衬底侧14的实例抛光发生于在通路20内形成导电材料之前。当然反之亦然，其中导电材料32中的一些或全部在图4的实例抛光之前沉积在图3的衬底的通路20内。上文所述的实施例仅作为实例，且描绘最初仅将通路20形成为仅部分进入衬底 10种，且包含将衬底的材料从相对侧移除，所述通路最初从所述相对侧形成，以使所述通路从一个衬底侧12完全延伸穿过衬底到达另一衬底侧14。不管是衬底侧12包括衬底后侧还是衬底侧14包括衬底后侧，均可进行此步骤。仅作为实例，接下来结合与图6到图8相关联的处理来描述替代实施例的半导体衬底10a。已在适当之处利用来自开始所描述的实施例的相同标号，其中用后缀“a”或用不同标号来指示差异。在一个实施例中，可将半导体衬底 IOa视为具有作为后侧的衬底侧12和作为衬底前侧的衬底侧14。在一个实施例中，可将半导体衬底IOa视为具有作为前侧的衬底侧12和作为衬底后侧的衬底侧14。图6将衬底侧 14描绘为包括导电接合垫36，导电接合垫36因此被描绘为相较于衬底侧12更接近衬底侧 14。可将接合垫36视为包括后侧38。已形成从侧12到达导电接合垫36的通路20a。此通路20a可形成为部分进入接合垫36中，或完全延伸穿过接合垫36 (未图示)。图6描绘延伸以实质上终止于通路后侧38上的通路20a。已涂施液体电介质30a以至少为通路20a 的侧壁22的正视看来在最外面的部分加衬里。图6的实施例还描绘将液体电介质30a涂施在接合垫36的后侧38上。参看图7，液体电介质30a已凝固，且经受任何合适的各向异性蚀刻，所述蚀刻移除材料30a使其不被接纳在钝化电介质18的正视外部以及接合垫36的后侧38上。参看图8，已在通路20a中形成导电材料32a，且已用所述导电材料形成穿衬底互连件35a。材料成分可如上文实施例中所描述。接下来结合半导体衬底IOb参看图9到图12而描述额外实施例。在适当之处利用来自开始所描述的实施例的相同标号，其中用后缀“b”或用不同标号来指示差异。并非所有本发明的实施例均需要在半导体衬底上沉积钝化介电层。然而，当利用钝化介电层时，上文所描绘的实施例仅提供在形成通路之前在衬底的从中形成通路的侧上沉积钝化介电层， 且接着形成穿过所述钝化介电层的通路的实例。图9到图12描绘一实施例，其中在最初形成通路之后，在衬底的至少最初从中形成通路的侧上沉积钝化介电层。参看图9，通路20b已从衬底侧12形成到半导体衬底IOb的半导电材料中。已涂施液体电介质30b以至少为通路20b的侧壁22的正视看来在最外面的部分加衬里，例如使用如随上文实施例而描述的材料、方式和所得构造中的任一者。参看图10，液体电介质30b已在通路20b中凝固，且在衬底侧12上且至少部分地在通路20b上已形成钝化电介质18b。在一个实施例中且如图所示，在整个通路20b上形成钝化电介质18b。在一个实施例中且如图所示，钝化电介质18b延伸到通路20b内至少达某一程度。在另一实施例中，钝化介电层不延伸到通路内，例如，部分或全部桥接在通路上，所述钝化介电层的任何较低部分均不延伸到所述通路中(未图示)。在一个实施例中，将钝化介电层从通路上(且在一个实施例中，从通路上和通路内)移除，且在通路内，在凝固的电介质上，形成导电材料，并用所述导电材料形成穿衬底互连件。图11和图12描绘一种这样做的实例方式。举例来说，图11描绘在钝化电介质 18b上形成掩膜42。仅作为实例，实例掩蔽材料为使用光刻技术来图案化的光致抗蚀剂。另夕卜，层42和18b可具有相同的成分，例如感光性的聚酰亚胺。不管怎样，将掩膜42描绘为包括穿过其到达通路20b的开口 43，且已穿过开口 43蚀刻钝化电介质18b，以将其从通路 20b上且从通路20b内移除。参看图12，已移除掩膜42 (未图示)，且已在通路20b中形成导电材料32b，并已用导电材料32b形成穿衬底互连件35b。或者仪作为实例，一个实施例中的遮蔽材料42可保留作为衬底IOb的一部分(未图示)。材料、方法和构造可如上文实施例中的任一者所描述。举例来说且仅作为实例，图12描绘在通路20b内形成导电材料32b之前，从衬底侧14 使衬底IOb变薄，以暴露通路20b。预期任何替代方法，包含(例如)上文结合图1到图8 而大体描述的方法。接下来结合图I3到图17关于半导体衬底IOd而描述额外实施例。在适当之处利用来自上文所述实施例的相同标号，其中用后缀“d”或用不同标号来指示差异。上文所描述的实例不需要(且可能没有)介电材料的任何气相沉积以在所描绘的通路形成之后为其任何部分加衬里。然而，本发明的某些实施例确实预期穿衬底互连件的制造中将介电材料气相沉积在通路内与穿衬底互连件的制造中将液体电介质以某一方式涂施在通路内的某一组合。举例来说且仅作为实例，与现存和尚待开发的液体电介质涂施技术相比，现存和尚待开发的气相沉积方法可能能够更好地为具有较高纵横比的导通通路加衬里。在此些和其它情况下，可能需要在穿衬底互连件的制造中，在导通通路内使用介电材料的气相沉积与电介质的液体涂施的组合。作为实例而非限制，这样做的另一原因可能是为了在接近通路开口顶部处提供液体电介质的同时，在通路的基底处提供气相沉积的电介质，所述通路开口顶部具有凝固的热膨胀系数，其介于钝化介电层的热膨胀系数与气相沉积的电介质的热膨胀系数之间。参看图13，已在半导体衬底IOd的衬底侧12上形成钝化电介质18。已将通路20 形成为从衬底侧12穿过钝化电介质18并进入衬底IOd的半导电材料中。参看图14，已在钝化电介质18上气相沉积介电材料50，以至少为通路20的侧壁 22的正视看来在最外面的部分加衬里。可使用任何合适的介电材料50。在一个实施例中， 气相沉积包括化学气相沉积，且在一个实施例中包括脉冲化学气相沉积。一种实例介电材料50包括氧化铝，但当然还预期结合氧化铝或除氧化铝以外的其它材料。可沉积介电材料 50以如图所示完全为所有通路侧壁22加衬里，或仅至少为其正视看来在最外面的部分加衬里。气相沉积介电材料50的实例厚度为从约0. 1微米到约1微米。可使介电材料50凹入(例如通过蚀刻)到通路内，例如在钝化电介质处或其下方。举例来说，参看图15，已使介电材料50凹入到通路20内的钝化电介质18的基底下方。在一个实施例中，此凹入在衬底10上无任何掩蔽的情况下进行。在一个实施例中，介电材料50在通路20内的凹入是这样的介电材料50被接纳在钝化电介质18的基底的正视看来向内至少2微米处。或者仅作为实例，介电材料50可凹入，以使其顶部与钝化电介质18 的基底重合(未图示)，或正视看来被接纳在钝化电介质18外部(未图示)。不管怎样，在所描绘的实施例中，将介电材料50的此凹入展示为还有效地使其免于被接纳在钝化电介质18顶部，且免于被接纳在通路20的在介电材料50的侧壁接纳部分之间的基底M上。参看图16，液体电介质30d已被涂施在钝化电介质18上进入通路20中，以至少为通路20的侧壁22的在凹入介电材料50上方的正视看来在最外面的部分加衬里，且被接纳在通路20内所接纳的凹入介电材料50的至少正视看来在最外面的部分上。实例液体介电材料和涂施方法如上文所描述。可涂施液体电介质30d以完全覆盖在气相沉积介电材料 50的侧壁(未图示)上，或仅部分接纳在其正视看来在最外面的部分上(如图所示)。另夕卜，液体介电材料30d可覆盖或可不覆盖通路基底M的任何部分。使液体电介质在通路内凝固，且在所述通路内在凝固的电介质上形成导电材料， 并用所述导电材料形成穿衬底互连件。图17中结合穿衬底互连件35d的制造中的导电材料32d而描绘一个实例所得构造。当然，可使用或替代性地形成上文所述的属性、方法、构造和材料中的任一者。在一个实施例中，将钝化电介质18和介电材料50形成为具有不同的热膨胀系数， 其中液体电介质30d凝固以具有介于钝化电介质18的热膨胀系数与气相沉积介电材料50 的热膨胀系数之间的热膨胀系数。在一个实施例中，液体电介质30d凝固以具有小于或等于约2. OGpa的低杨氏模量(Young' s Modulus)。上文所述的实施例是结合进行气相沉积材料50的凹入蚀刻(从图14的衬底绘图到图15的衬底绘图)的。替代性实施例儿乎不预期或不预期气相沉积介电材料50的蚀亥IJ，(例如)如图18中结合半导体衬底IOe的所得构造所示。在适当之处利用来自开始所描述的实施例的相同标号，其中用后缀“e”或用不同标号来指示差异。图18将气相沉积介电材料50e描绘为在液体电介质30e的涂施和凝固之前尚未凹入通路20内。处理和构造的材料和方式可另外如结合所有上述实施例所描述。接下来参看图19到图21关于半导体衬底IOf而描述形成穿衬底互连件的额外实施例方法。在适当之处利用来自开始所描述的实施例的相同标号，其中用后缀“f”或用不同标号来指示差异。上文所述的实例图13到图18的实施例在通路内形成气相沉积电介质之后涂施液体电介质。图19到图21描绘替代实施例，其中在液体介电材料的涂施和凝固之后形成气相沉积介电材料。具体地说且仅作为实例，图19描绘在衬底侧12上形成钝化电介质18，且通路20从衬底侧12穿过钝化电介质18并进入衬底IOf的半导电材料中。液体电介质30f已涂施在钝化电介质18上并进入通路20，以仅为通路20的侧壁22的正视看来在最外面的部分加衬里。在一个实施例中，此些衬里不大于钝化电介质18和所描绘的衬底区16内的通路20的组合正视高度/厚度的50%。参看图20，液体电介质30f凝固，且介电材料50f气相沉积到通路20内，沉积在凝固电介质30f上，且在通路20的正视看来接纳在通路20内的凝固电介质30f内部的侧壁部分22上加衬里。在所描绘的实施例中，介电材料50f完全覆盖通路20的所有侧壁22，且还覆盖通路20的所有基底M，但不要求如此。导电材料最终形成于通路20内在气相沉积介电材料和凝固电介质上，以形成穿衬底互连件，(例如)如图21中所示，材料32f形成穿衬底互连件35f。实例材料、构造方法、属性和其它参数可另外或替代性地如上文所描述。举例来说，在一个实施方案中，可提供凝固的旋涂电介质30f以使其具有介于钝化介电层18 的热膨胀系数与介电材料50f的热膨胀系数之间的热膨胀系数。 此外，上文所描述的所有处理均可结合如上文所定义的半导体衬底的前侧或后侧而发生。
权利要求
1.一种形成穿衬底互连件的方法，其包括在半导体衬底的一侧上形成钝化电介质；形成从自其中形成所述通路的所述衬底侧穿过所述钝化电介质并进入所述衬底的半导电材料中的通路；在所述钝化电介质上气相沉积介电材料，以至少为所述通路的侧壁的正视看来最外面的部分加衬里；使所述介电材料凹入所述通路内；将液体电介质涂施到所述通路中，以至少为所述通路的侧壁的在所述凹入的介电材料上方的正视看来最外面的部分加衬里，且所述液体电介质被横向接纳在所述通路内所接纳的所述凹入介电材料的正视看来最外面的部分上，所述涂施并不用所述液体电介质为所有所述通路侧壁加衬里；使所述通路内的所述液体电介质凝固；以及在所述通路内在所述凝固电介质上形成导电材料，且用所述导电材料形成穿衬底互连件，其中所述通路有一基底，且其中所述气相沉积使所述介电材料形成以与所述通路基底相接触。
2.一种形成穿衬底互连件的方法，其包括在半导体衬底的前侧上形成钝化电介质；形成从所述衬底前侧穿过所述钝化电介质并进入所述衬底的半导电材料中的通路；在所述钝化电介质上气相沉积介电材料，以至少为所述通路的侧壁的正视看来最外面的部分加衬里；将液体电介质涂施在所述介质材料上且涂施到所述通路中，以为所述通路的侧壁的正视看来最外面的部分加衬里，且所述液体电介质被横向接纳在所述通路内所接纳的所述介电材料的正视看来最外面的部分上，所述涂施并不用所述液体电介质为所有所述通路侧壁加衬里；使所述通路内的所述液体电介质凝固；以及在所述通路内在所述凝固的电介质上形成导电材料，且用所述导电材料形成穿衬底互连件。
3.根据权利要求2所述的方法，其包括在所述涂施之前蚀刻所述介电材料使其凹入在所述通路内的所述钝化电介质的基底的下方。
4.根据权利要求2所述的方法，其中所述钝化电介质和所述介电材料形成为具有不同热膨胀系数，所述液体电介质凝固以具有介于所述钝化电介质的热膨胀系数和所述介电材料的热膨胀系数之间的热膨胀系数。
5.根据权利要求2所述的方法，其中所述通路有一基底，且其中所述气相沉积使所述介电材料形成以与所述通路基底相接触。
6.一种形成穿衬底互连件的方法，其包括在半导体衬底的一侧上形成钝化电介质；形成自其中形成通路的从所述衬底侧穿过所述钝化电介质并进入所述衬底的半导电材料中的所述通路；在所述钝化电介质上气相沉积介电材料，以至少为所述通路的侧壁的正视看来最外面的部分加衬里；使所述介电材料凹入所述通路内，所述凹入避免所述介电材料在所述钝化电介质上方被接纳；将液体电介质涂施到所述通路中，以至少为所述通路的侧壁的在所述凹入的介电材料上方的正视看来最外面的部分加衬里，且所述液体电介质被横向接纳在所述通路内所收纳的所述凹入的介电材料的正视看来最外面的部分上；使所述通路内的所述液体电介质凝固；以及在所述通路内在所述凝固电介质上形成导电材料，且用所述导电材料形成穿衬底互连件。
7.根据权利要求6所述的方法，其中所述介电材料在所述通路内的所述凹入将在所述钝化电介质的基底处或基底下方。
8.根据权利要求7所述的方法，其中所述介电材料在所述通路内的所述凹入将在所述钝化电介质的所述基底处。
9.根据权利要求7所述的方法，其中所述介电材料在所述通路内的所述凹入将在所述钝化电介质的所述基底下方。
10.根据权利要求9所述的方法，其中所述介电材料在所述通路内的所述凹入使得所述介电材料被接纳在所述钝化电介质的所述基底的正视看来向内至少2微米处。
11.根据权利要求6所述的方法，其中所述钝化电介质和所述介电材料形成为具有不同热膨胀系数，所述液体电介质凝固以具有介于所述钝化电介质的热膨胀系数和所述介电材料的热膨胀系数之间的热膨胀系数。
12.根据权利要求6所述的方法，其中所述通路有一基底，且其中所述气相沉积使所述介电材料形成以与所述通路基底相接触。
13.根据权利要求6所述的方法，其中通过蚀刻使所述介电材料凹入，所述蚀刻是在所述衬底上无任何被接纳的掩蔽的情况下进行。
全文摘要
本发明提供一种穿衬底互连件的形成方法，所述方法包含形成进入半导体衬底中的通路。所述通路延伸到所述衬底的半导电材料中。涂施液体电介质，以相对于衬底的从中最初形成所述通路的一侧至少为所述通路的侧壁的正视看来最外面的部分加衬里。使所述通路内的所述液体电介质凝固。在所述通路内在所述凝固电介质上形成导电材料，且用所述导电材料形成穿衬底互连件。
文档编号H01L21/768GK102522369SQ20111041571
公开日2012年6月27日 申请日期2008年7月16日 优先权日2007年8月16日
发明者安迪·珀金斯, 戴维·普拉特 申请人:美光科技公司