硅基板的制造方法及硅基板的制作方法

专利名称：硅基板的制造方法及硅基板的制作方法
技术领域：
本发明涉及一种制造硅基板的方法、及根据该方法所制得的硅基板。
背景技术：
近年来，随着半导体电路的高集成化所伴随的组件微细化，而对作为其基板的由柴氏(Czochralski)法(以下称为CZ法)所制得的单晶硅提高质量要求。
然而，在由CZ法所成长的单晶硅中，通常会从石英坩埚中溶出10 20ppma (使用 JEIDA (日本电子工业振兴协会)的换算系数)左右的氧，并在硅熔融液界面混入硅结晶中。
然后，在结晶冷却的过程中成为过饱和状态，结晶温度成为700°C以下时，会凝集而形成氧析出物(以下称为原生(grown in)氧析出物)。然而，该氧析出物的尺寸极小，而在出货阶段，不会使氧化膜耐电压特性中的一种的TZDB(Time Zero Dielectric Breakdown,零时介电击穿)特性和组件特性降低。已知使氧化膜耐电压特性和组件特性恶化的由单晶成长所造成的缺陷是复合缺陷，且是FPD (Flow Pattern Defect,流体图案缺陷)、LSTD (Laser Scattering Tomograph Defect,激光散射断层摄影缺陷)、COP (Crystal Originated Particle,晶体原生颗粒缺陷)、0SF(Oxidation-1nduced Stacking Fault,氧化感应迭层缺陷)等原生缺陷，该复合缺陷是以下缺陷在进行结晶冷却时达到过饱和而与氧一起凝集而成从结晶的溶融液进入单晶娃中的被称为空位(Vacancy,以下有时简与为 Va)的空孔型的点缺陷、及称为间隙硅(Interstitial-Si，以下有时简写为I)的晶格间型硅点缺陷。
在说明此等缺陷时，首先说明决定会被收进单晶硅中的Va及I各自所进入的浓度的因素。
图4是表示当根据使进行单晶成长时的提拉速度V (mm/min)变化来使从硅熔点至 1300°C为止的温度范围内的提拉轴方向的结晶内温度梯度的平均值G(°C /mm)的比值V/G 变化时，单晶硅的缺陷区域的图。
一般来说，单晶内的温度分布是取决于柴氏长晶炉(CZ炉)内构造(以下称为热区(HZ))，即使改变提拉速度，该分布也几乎不会改变。因此，当是同一构造的CZ炉时，V/G 会只对应于提拉速度的变化。即，提拉速度V与V/G有近似正比的关系。因此，图4的纵轴是使用提拉速度V。
在提拉速度V较高的区域，FPD、LSTD, COP等原生缺陷，高密度地存在于结晶径方向的几乎全部区域，此等缺陷存在的区域被称为V-rich (V-富集)区域，该等原生缺陷被认为是由称为空位的点缺陷即空孔所凝集而成的空隙(void)。
又，逐渐减慢成长速度时，在结晶周边部产生的OSF环会逐渐朝向结晶内部收缩， 最后消失。更加减慢成长速度时，会出现VA和间隙硅的过多及不足的情形较少的中性 (Neutral,以下称为N)区域。至今逐渐已知,此N区域虽有Va和I的偏移,但由于是饱和浓度以下，故不会凝集成为缺陷。此N区域区分成以Va为主(Va占优势)的Nv区域、及以I为主(I占优势)的Ni区域。
已知在Nv区域，在进行热氧化处理时会产生大量的氧析出物(Bulk Micro Defect,以下称为BMD)，在Ni区域，几乎不会发生氧析出。成长速度更缓慢的区域，I会达到过饱和，结果会低密度地存在L/D (Large Dislocation,晶格间位错环的缩写,LSEF1D (Large Secco Etch Pit Defect,大射哥蚀刻坑缺陷)、LEF1D等)的缺陷，而被称为1-Rich (1-富集)区域，该L/D的缺陷被认为是由间隙娃I集合而成的位错环(dislocation loop)。
因此，经由将单晶予以切割、研磨，可获得一种硅基板，其整个面是N区域且缺陷极少，该单晶是一边将成长速度控制在使从结晶的中心至径方向全部区域内会成为N区域的范围内，一边提拉而成。
又，在成为组件活性区域即硅基板表面产生如以上所述的BMD时，会对接面漏电等·组件特性造成不良影响，但另一方面，存在于组件活性区域以外的主体时，会有效地产生作为吸附区的功能，该吸附区是用以捕集组件工序中所混入的金属杂质。
近年来,公开了一种进行RTP (Rapid Thermal Process,快速热处理)处理的方法, 作为一种于不会产生BMD的Ni区域的内部形成BMD的方法。所谓此RTP处理，是指一种热处理方法，其对硅基板，在氮化膜形成环境、或是氮化膜形成环境气体与稀有气体、还原性气体等氮化膜非形成环境气体的混合气体环境中，以例如50°C /sec的升温速度从室温快速升温，并在120°C前后的温度加热保持数十秒左右后，以例如50°C /sec的降温速度快速冷却。
关于经由在进行RTP处理后进行氧析出热处理而形成BMD的机理，专利文献I和专利文献2中已详细叙述。此处，简单说明BMD形成机理。
首先，在RTP处理中，例如在N2环境中，在1200°C的高温保持时，Va会从硅基板表面注入，在1200°C至700°C的温度范围以例如5°C /sec的降温速度冷却时，会发生由Va的扩散所造成的再分布与I的消失。结果，在主体中，Va会成为不均匀分布的状态。在例如 800°C将这样的状态下的硅基板进行热处理时，在Va浓度高的区域，氧会快速地丛集化，但在低Va浓度的区域，不会发生氧的丛集化。在此状态下，继而在例如1000°C进行热处理一定时间时，经丛集化的氧会成长而形成BMD。
这样的话，对进行RTP处理后的硅基板实施氧析出热处理时，会按照由RTP处理所形成的Va的浓度轮廓，来形成在硅基板的深度方向具有分布的BMD。因此，经由控制RTP处理的环境和最高温度、保持时间等条件来进行，来于硅基板形成期望的Va浓度轮廓，然后对所得的硅基板进行氧析出热处理，由此可制造一种硅基板，其具有期望的DZ宽度及深度方向的BMD轮廓。
在专利文献3中公开了一种技术，在氧气环境中进行RTP处理时，会于表面形成氧化膜，而I会从氧化膜界面注入，故抑制BMD形成。这样的话，RTP处置，根据环境气体、最高保持温度等条件，可促进BMD形成，也可相反地抑制BMD形成。
当进行这样的RTP处理时，由于进行极短时间的退火，故几乎不会发生氧向外扩散，而可忽视在表层的氧浓度降低。
又，在专利文献4中公开了一种方法，从N区域的单晶切割出来而作成硅基板，并将整个面由N区域所构成的硅基板进行RTP处理，该N区域的单晶不存在Va和I的凝集体。
当是此方法时，由于作为材料的Si中不存在原生缺陷，故应可根据RTP处理来容易地使其成为无缺陷，但准备整个面是N区域的硅基板并进行RTP处理后，测定TDDB (TimeDependent Dielectric Breakdown,时间相依介电击穿)特性时，在娃基板的Nv区域, TZDB特性几乎不会降低，但有时TDDB特性会降低，该TDDB是作为氧化膜的长期可靠性的经时破坏特性。如专利文献5中所记载，此TDDB特性降低的区域，因是Nv区域且是存在由 RIE (Reactive Ion Etching,反应性离子蚀刻)法所检测到的缺陷的区域，因此开发一种表层不存在RIE缺陷(被RIE法所检测到的缺陷)的硅基板及其制造方法极为重要。
说明根据此RIE法来评估结晶缺陷的方法。
所谓RIE法，是一边赋予深度方向的分解能力，一边评估半导体单晶基板中的包含氧化硅(以下称为SiOx)的微小结晶缺陷的方法，已知有专利文献6所公开的方法。
此方法是根据以下方式来进行结晶缺陷的评估对基板的主表面，实施一定厚度的反应性离子蚀刻等高选择性的异向性蚀刻，并检测残留的蚀刻残渣。
包含SiOx的结晶缺陷的形成区域、及不包含SiOx的非形成区域，由于蚀刻速度不同(前者的蚀刻速度较小)，故实施上述反应性离子蚀刻时，在基板的主表面会残留以包含 SiO5^A结晶缺陷作为顶点的圆锥状的小丘(hillock)。以由异向性蚀刻所造成的凸起部的形态来强调结晶缺陷，因此即使是微小的缺陷，也可容易地检测到。
以下，说明专利文献6所公开的结晶缺陷的评估方法。
通过热处理，过饱和地溶于硅基板中的氧会以SiOx的形式析出而形成氧析出物。 然后，使用市售的RIE装置 ，在卤素系的混合气体(例如HBr/Cl2/He + O2)环境中，根据对硅基板内所含的BMD是高选择比的异向性蚀刻，来从硅基板的主表面将此硅基板进行蚀刻时，由BMD所造成的圆锥状凸起物会形成为蚀刻残渣(小丘)。因此，可依据此小丘来评估结晶缺陷。例如只要计算所得的小丘的数量，就可求出在进行蚀刻的范围内的硅基板中的 BMD的密度。
当根据如以上所述的RIE法，来评估经以先前的热处理方法进行热处理的基板表层的缺陷时，未充分地消除缺陷。
现有技术文献
(专利文献)
专利文献1:日本特开2001-203210号公报
专利文献2 :日本特开2001-503009号公报
专利文献3 日本特开2003-297839号公报
专利文献4 :日本特开2001-203210号公报
专利文献5 日本特开2009-249205号公报
专利文献6 :日本专利第3451955号公报发明内容
[发明所要解决的课题]
在组件工序中制作MOS (Metal Oxide Semiconductor,金属氧化物半导体)晶体管，为了使其动作而对闸极电极施加反向偏压时，空乏层会扩大，但于此空乏层区域存在 BMD等缺陷时，会成为接面漏电的原因。因此，对于多个组件的动作区域即基板表层(特别是距离表面3 μ m为止的区域)，要求不存在COP所代表的原生缺陷和BMD和原生氧析出物。 一般，为了消除如COP、OSF核、氧析出物等的与氧相关的缺陷，必须使氧浓度成为固溶极限以下。能以下方法来达成经由在例如1100°C以上进行热处理，利用氧的向外扩散来使表层的氧浓度降低，而使氧浓度成为固溶极限以下，但由于表层的氧浓度会因氧的向外扩散而显著降低，故也有表层的机械强度也会降低的问题点。
并且，为了使半导体组件适当地产生功能，少数载体必须具有充分的生命周期。 因金属杂质、氧析出、空孔等而形成缺陷位准，因此少数载体的生命周期(以下称为生命周期)会降低。因此，为了稳定地确保半导体组件的功能，必须以使生命周期成为至少 500 μ sec以上的方式来制造娃基板。
鉴于此等情形，在近年来的组件中，较有效是一种硅基板，其在组件动作区域无与氧相关的原生缺陷和原生氧析出物，且生命周期是至少500 μ sec以上，并且根据组件热处理使作为吸附区(吸杂区)的BMD析出。
本发明人致力实施研究后结果发现，根据在高于1300°C的温度进行RTP处理，可消除硅基板表层的RIE缺陷。然而，同时可知，在高于1300°C的温度进行RTP处理的硅基板，热处理后的生命周期会大幅降低。如前所述，当生命周期未达500 μ sec时，组件特性不良的可能性高，会成为问题。
依据以上观点，为了使组件适当地产生功能，必须提供一种硅基板，其无RIE缺陷，且生命周期充分长。
本发明是鉴于上述问题点而研创完成，目的在于提供一种硅基板的制造方法、及由该方法所制得的硅基板，该硅基板，在距离表面至少Iym的深度，此深度成为组件制作区域，不存在氧析出物、COP、OSF等的由RIE法所检测到的缺陷(RIE缺陷)，并且生命周期是500 μ sec以上。
[解决课题的方法]
为了达成上述目的，本发明提供一种硅基板的制造方法，是制造硅基板的方法，其特征在于至少具备以下工序第I热处理工序，其对从由柴氏法所成长的单晶硅晶棒切割出来的硅基板，使用快速加热和快速冷却装置，在包含氮化膜形成环境气体、稀有气体及氧化性气体中的至少一种气体的第I环境中，在高于1300°C且为硅的熔点以下的第I温度保持I 60秒，来实施快速热处理；以及第2热处理工序，其接续该第I热处理工 序，控制在第2温度及第2环境，并在经前述控制的第2温度及第2环境中，对前述硅基板实施快速热处理，该第2温度及第2环境是用以抑制前述硅基板内部因空孔而产生缺陷。
利用进行这样的第I热处理工序，可在距离硅基板表面至少Iym的深度，消除由 RIE法所检测到的缺陷。而且，由于接续第I热处理工序来进行上述的第2热处理工序，可使在第I热处理工序中在硅基板内部过剩增加的空孔的浓度降低，并且抑制因空孔而产生缺陷位准，故可防止所制造的硅基板的生命周期减少。又，利用进行快速热处理，可有效控制进行组件热处理时基板内部的BMD析出。
此时，较优选是在前述第2热处理工序中，接续前述第I热处理工序，以5°C /sec 以上且为150°C /sec以下的降温速度，从前述第I温度快速降温至未达1300°C的前述第2 温度，并在前述第2温度保持I 60秒，来对前述硅基板实施快速热处理，由此进行前述第 2热处理工序。
这样的话，利用在第2热处理工序中实施上述快速热处理，可有效率地降低硅基板内部的空孔浓度，而有效抑制因空孔而产生缺陷，故可确实防止生命周期减少。
此时，可将前述第2热处理工序中的第2环境设成包含稀有气体及氮化膜形成环境气体中的至少一种气体的环境，并将前述第2温度设成300°C以上且未达1300°C。
利用进行这样的第2热处理工序，可充分达成减少空孔浓度和抑制因空孔而产生缺陷，而可确实地制造生命周期不减少的硅基板。又，若是包含稀有气体及氮化膜形成环境气体中的至少一种气体的环境时，可制作成一种硅基板，其在组件制作工序中使充分的BMD 析出。
又，可将前述第2热处理工序中的第2环境设成还原性气体、或还原性气体与稀有气体的混合气体的环境，并将前述第2温度设成300°C以上且未达900°C。
利用进行这样的第2热处理工序，可充分达成减少空孔浓度和抑制因空孔而产生缺陷，而可确实地制作成生命周期不减少的硅基板。又，当是还原性气体或还原性气体与稀有气体的混合气体的环境的情况，温度未达900°C时，也可确实防止滑移位错发生，而可制造一种硅基板，其BMD析出也良好。
此时，可将前述第2热处理工序中的第2环境设成氧化性气体环境，并将前述第2 温度设成300°C以上且为700°C以下、或1100°C以上且未达1300°C。
利用进行这样的第2热处理工序，可充分 达成消除由晶格间硅的注入所造成的空孔和抑制因空孔而产生缺陷，而可制作成一种硅基板，其生命周期更长。
此时，较优选是将前述硅基板，设为从整个面(横切面)是OSF区域、整个面是N 区域、混合有OSF区域及N区域的区域中的任一种区域的单晶硅晶棒切割出来的单晶硅芯片。
由于制作成这样的单晶硅芯片，而在第I热处理工序中更容易消除缺陷，故即使在后续工序中进行研磨、蚀刻等，缺陷也不会显现在成为组件制作区域的表面，而可制造更闻质量的娃基板。
又，本发明提供一种硅基板，其由本发明的硅基板的制造方法所制得，其特征在于在前述硅基板的距离表面至少I μ m的深度，此深度成为组件制作区域，不存在由RIE法所检测到的缺陷，并且前述硅基板的生命周期是500 μ sec以上。
若是这样的硅基板时，无由组件制作区域的缺陷和生命周期降低所造成的组件特性不良，而成为高质量的组件制作用基板。
[发明的效果]
如以上所述，根据本发明，可制造一种硅基板，其由于表层不存在缺陷，且生命周期不减少，故不会发生组件特性不良而是高质量。


图1是表示单晶硅提拉装置的一例的概略图。
图2是表示单片式的快速加热和快速冷却装置的一例的概略图。
图3是表示在实施例、比较例中进行热处理的热处理温度、环境与BMD密度的关系的图表。
图4是表示制造单晶硅时的提拉速度与缺陷区域的关系的说明图。
具体实施方式
本发明人为了制造一种硅基板，其表层无缺陷且不会发生组件特性不良，而致力进行研究。
结果发现，经由在高于1300°C的温度实施快速热处理，可直到硅基板的距离表面至少I μ m的深度为止，消除由RIE法所检测到的缺陷。
而且，进一步进行研究后的结果，发现以下问题评估如以上所述经在高于 1300°C的温度进行快速热处理后的硅基板的生命周期时，可观察到生命周期减少。其原因并不明确，但推测其原因是因在高于1300°C的温度进行热处理，使基板内部过剩地产生高浓度的空孔，且空孔在冷却过程中凝集、或空孔与存在于基板内部的其它元素结合，而形成缺陷位准(defect level (缺陷能级))。生命周期减少，有成为组件工序中的良率降低和使组件功能不稳定的主要因素的可能性，故不理想。
并且发现以下事实，而完成本发明为了防止这样的生命周期减少，而在以高于 1300°C的温度消除芯片表层的缺陷后，继而在第2温度、第2环境中进行快速热处理来作为第2热处理，该第2温度、第2环境是用以抑制因空孔而产生缺陷。由此，由于可消除表层的缺陷并且防止生命周期减少，故可制造一种硅基板，其无组件特性不良，而是高质量。
以下，一边参照作为实施方式的一例的附图，一边详细说明本发 明，但本发明并不限于此实施方式。
图1是表示单晶硅提拉装置的概略图。图2是表示单片式的快速加热和快速冷却装置的概略图。
在本发明的制造方法中，首先，使单晶硅晶棒成长，然后从该单晶硅晶棒切割出硅基板。
所成长的单晶娃晶棒的直径等无特别限定,可使其成为例如150_ 300_、或其以上，可配合用途来成长至期望的大小。
又，所成长的单晶硅晶棒的缺陷区域，例如可使由以下区域所构成的区域成长整个面(横切面)是V-Rich区域、OSF区域、N区域、或混合有此等区域的区域，较优选是成长一种单晶硅晶棒，此单晶硅晶棒的整个面是OSF区域、整个面是N区域、或是混合有OSF区域和N区域的区域中的任一种区域。
即使是从容易产生COP等的包含V-Rich区域的单晶硅晶棒所切割出来的硅基板， 只要是本发明，就可大幅减少缺陷。又，由于只要是从下述单晶硅晶棒所切割出来的硅基板，此单晶硅晶棒的整个面是OSF区域、整个面是N区域、或是混合有OSF区域和N区域的区域中的任一种区域，就几乎不含最难以消除的C0P，故根据本发明的快速热处理，可确实消除缺陷，并且由于也容易消除更深的位置的RIE缺陷，故特别有效。
此处，说明本发明的制造方法中可使用的单晶提拉装置。
图1表示单晶提拉装置10。此单晶提拉装置10具备以下构成提拉室11 ;坩埚 12，其被设置于提拉室11中；加热器14，其被配置于坩埚12的周围；坩埚保持轴13及其旋转机构(未图示)，其使坩埚12旋转；晶种夹头21，其保持硅的晶种；金属线19，其将晶种夹头21提拉；以及卷取机构(未图示)，其将金属线19旋转或卷取。坩埚12，于其内侧的收容硅熔融液(熔汤)18侧，设置有石英坩埚，且于其外侧设置有石墨坩埚。又，于加热器 14的外侧周围配置有隔热材料15。
又，也可配合制造条件，如图1般地设置环状的石墨筒(整流筒)16、或于结晶的固液界面17的外周设置环状的外侧隔热材料(未图示)。并且，也可设置喷吹冷却气体、或遮蔽辐射热来将单晶冷却的筒状的冷却装置。
又,也可使用所谓的施加磁场柴氏(MCZ, magnetic Czochralski)法的装置,其根据于提拉室11的水平方向的外侧设置磁石(未图示)，来对硅熔融液18施加水平方向或垂直方向的磁场，而抑制熔融液的对流，以谋求单晶的稳定成长。
此等装置的各部位可配置成例如与先前相同。
以下，说明根据如以上所述的单晶提拉装置10的单晶成长方法的一例。
首先，在坩埚12内，将硅的高纯度多晶原料加热至熔点(约1420°C )以上使其熔化。其次，通过将金属线19绕放(放线)，使晶种的前端与硅熔融液18的表面大约中心部接触、或浸溃于硅熔融液18的表面大约中心部。然后，使坩埚保持轴13朝向适当方向旋转， 并且一边使金属线19旋转一边卷取后，将晶种提拉，由此开始单晶硅晶棒20的成长。
然后，以成为期望的缺陷区域的方式将提拉速度及温度适当调整，而获得大约圆柱形的单晶硅晶棒20。
在有效率地控制此期望的提拉速度(成长速度)时，可例如预先一边使提拉速度变化一边使晶棒成长，并进行调查提拉速度与缺陷区域的关系的预备试验，然后依据该关系，另外在本测试中控制提拉速度，而以可获得期望的缺陷区域的方式来制造单晶硅晶棒。
然后，可对这样制造的单晶娃晶棒，进行例如切片、研磨等，而获得娃基板。
在本发明中，使用快速加热和快速冷却装置，在包含氮化膜形成环境气体、稀有气体及氧化性气体中的至少一种气体的第I环境中，在高于1300°C且为硅的熔点以下的第I 温度保持I 60秒，来对这样获得的硅基板实施快速热处理。
在此第I热处理工序中，若是高于1300°C的热处理温度时，可确实消除硅基板的距离表面至少I μ m的深度的区域的RIE缺陷，而使缺陷不会显现在成为组件制作区域的表面，可防止组件特性不良。
又，第I热处理工序中的快速热处理时间，只要保持I 60秒来进行就充分，特别是，由于使上限成为60秒，生产性几乎不会恶化，故成本不会增加，并且可确实防止快速热处理中的滑移位错发生。又，在热处理中使氧适度向外扩散，而可防止在表层发生氧浓度大幅降低，故可防止机械强度降低。
又，若是上述环境时，可消除基板表层的RIE缺陷，同时于基板内部均匀形成新的空孔等点缺陷，可制造一种娃基板，其在进行后续工序的组件热处理时等大幅促进BMD形成，而吸附(吸杂)能力高。又，当是包含氧化性气体的环境时，依浓度，也有组件热处理时的BMD形成会受到抑制的情形。这样的话，可调节环境，来控制组件热处理时的BMD形成。
又，本发明的快速热处理中可使用的快速加热和快速冷却装置，并无特别限定，可使用市售的与先前相同的装置，本发明的快速热处理中可使用的快速加热和快速冷却装置的一例的概略图如图2所示。
此快速加热和快速冷却装置52，具有由石英所构成的处理室53，且以可在此处理室53内将硅基板W进行快速热处理的方式配置。加热是根据加热灯54 (例如卤素灯)来进行，该加热灯54是以从上下左右来围绕处理室53的方式配置。此加热灯54是以可分别独立地控制所供给的电力的方式配置。
气体的排气侧，装备有自动门55，来封闭外界气体。自动门55设置有未图标的芯片插入口，该芯片插入口是以可根据闸阀来开启关闭的方式而构成。又，于自动门55设置有气体排气口 51，可调整炉内环境。
而且，硅基板W是配置于3点支持部57上，该3点支持部57是形成于石英盘56。 于石英盘56的气体导入口侧设置有石英制的缓冲器58，而可防止氧化性气体和氮化性气体、氩气(Ar气体)等导入气体直接接触硅基板W。
又，于处理室53，设置有未图标的温度测定用特殊窗，可根据设置于处理室53的外部的高温计59，通过该特殊窗来测定硅基板W的温度。
而且，在本发明中，接续如以上所述的第I热处理工序，控制在第2温度及第2环境，并在经前述控制的第2温度及第2环境中，对硅基板实施快速热处理，来进行第2热处理工序，该第2温度及第2环境是用以抑制硅基板内部因空孔而产生缺陷。
由于根据这样的第2热处理工序，来抑制空孔凝集和因空孔而形成缺陷位准，而可防止生命周期大幅减少，故可获得一种娃基板，其热处理后的生命周期是500 μ sec以上。
此时，较优选是在第2热处理工序中，接续第I热处理工序，以5°C /sec以上且为 150°C /sec以下的降温速度，从第I温度快速降温至未达1300°C的第2温度，并在第2温度保持I 60秒，来对硅基板实施快速热处理，由此进行第2热处理工序。
在以上的条件下进行第2热处理工序时，可有效率地达成空孔浓度降低和抑制因空孔而形成缺陷位准，而可有效防止生命周期减少。
又，可将第2热处理工序中的第2环境设成包含稀有气体及氮化膜形成环境气体中的至少一种气体的环境，并将第2温度设成300°C以上且未达1300°C。
若是这样的热处理的环境、温度时，可更有效抑制空孔凝集和因空孔而形成缺陷位准。并且，第2环境是 包含稀有气体及氮化膜形成环境气体中的至少一种气体的环境时， 会更加促进进行组件热处理时的BMD形成。又，该环境时的第2温度，特优选是300°C以上且为900°C以下、或1100°C以上且为1250°C以下。若是该范围的温度时，可更加抑制空孔凝集，而可实施生命周期几乎不减少的热处理。
又，也可将第2热处理工序中的第2环境设成还原性气体、或还原性气体与稀有气体的混合气体的环境，并将第2温度设成300°C以上且未达900°C。
若是这样的热处理的环境、温度时，也可更有效抑制空孔凝集，并可确实抑制空孔和因空孔而形成缺陷位准。并且，若是还原性气体或还原性气体与稀有气体的混合气体的环境时，也更加促进进行组件热处理时的BMD形成。第2温度未达900°C时，不容易发生滑移位错，故较优选。又，当还原性气体是氢气时，氢会注入至基板内。氢会成为因组件工序的热处理而形成施体(donor)的原因，这样的施体会成为生命周期减少和使基板电阻率变化的原因。特别是，近年来，组件工序的热处理朝低温化进展，成为形成施体的原因的氢高浓度分布在硅基板中的情形不佳，故在上述300°C以上且未达900°C的温度范围进行本发明的第2热处理工序时，所注入的氢是低浓度，故不会成为问题。
又，可将第2热处理工序中的第2环境设成氧化性气体环境，并将第2温度设成 300°C以上且为700°C以下、或1100°C以上且未达1300°C。
若是这样的热处理的环境、温度时，也可更有效抑制空孔凝集，并可确实抑制因空孔而形成缺陷位准。当是此氧化性气体环境的情况，在高于700°C且未达1100°C的热处理温度时，空孔的凝集抑制效果低，但在上述300°C以上且为700°C以下、或1100°C以上且未达1300°C的温度范围时，可有效抑制空孔凝集，而确实抑制因空孔而产生缺陷。
此处，本发明中可使用的氮化膜形成环境气体可以是例如N2气体、NH3气体等，稀有气体可以是例如包含Ar气体的气体，还原性气体可以是例如包含H2气体的气体，氧化性气体可以是例如包含O2的气体。但是，不限于上述种类的气体。
再者，上述条件以外，第2热处理工序所控制的第2温度、环境，并无特别限定，只要可抑制因空孔而产生缺陷即可。又，在第I热处理工序后，可暂时将硅基板从快速加热和快速冷却装置中取出后，再进行第2热处理工序，即使进行多次第2热处理工序，仍可获得本发明的效果。
若是由如以上所述的本发明的硅基板的制造方法所制得的硅基板时，可获得一种组件制作用基板，其在硅基板的距离表面至少I μ m的深度(此深度成为组件制作区域)，不存在由RIE法所检测到的缺陷，并且硅基板的生命周期是500 μ sec以上。
[实施例]·
以下，列举实施例及比较例来更具体说明本发明，但本发明并不受此等例子所限定。
(实施例、比较例)
根据图1的单晶硅提拉装置来施加横向磁场，并根据MCZ法来使N区域的单晶硅晶棒(直径12英寸(300mm)、方位〈100〉、导电型P型)成长，从所成长的晶棒切割出多片单晶硅芯片后，使用图2的快速加热和快速冷却装置(此处是Mattson公司制Helios)，在 Ar气体环境中在1350°C对该单晶硅芯片实施10秒的快速热处理(第I热处理工序)，来消除芯片表层的RIE缺陷。
继而，以30°C /sec的降温速度冷却至未达1300°C的第2温度(300 1300°C )为止，在预定气体的环境(Ar气体环境、N2气体环境、NH3/Ar气体环境、H2气体环境、O2气体环境)中进行热处理10秒(第2热处理工序)。然后，将表面予以研磨5μπι左右，而制作芯片。
这样所制得的芯片中，每一热处理条件各I片，使用磁力RIE装置(Applied Materials公司制Centura)来进行蚀刻。然后，使用激光散射方式的异物检查装置 (KLA-Tencor公司制SPl)来测量蚀刻后的残渣凸起，并算出缺陷密度后，结果在第I热处理工序中，任一芯片的缺陷均消灭，而缺陷密度均是O。
又，在乙醇中滴入碘2g而制作成溶液后，对另一芯片进行涂布该溶液的处理(化学钝化(Chemical Passivation)处理，以下称为CP处理)，并使用生命周期测定装置 (SEMILAB公司制，WT-2000)来测定生命周期。测定结果如表I所示。
表I
权利要求
1.一种硅基板的制造方法，其是制造硅基板的方法，其特征在于，其至少具备以下工序: 第I热处理工序，该工序对从由柴氏法所成长的单晶硅晶棒切割出来的硅基板，使用快速加热和快速冷却装置，在包含氮化膜形成环境气体、稀有气体及氧化性气体中的至少一种气体的第I环境中，在高于1300°c且为硅的熔点以下的第I温度保持I 60秒，来实施快速热处理；以及 第2热处理工序，该工序接续该第I热处理工序，控制在第2温度及第2环境，并在经前述控制的第2温度及第2环境中，对前述硅基板实施快速热处理，该第2温度及第2环境是用以抑制前述硅基板内部因空孔而产生缺陷。
2.如权利要求1所述的硅基板的制造方法，其中，在前述第2热处理工序中，接续前述第I热处理工序，以5°C /sec以上且为150°C /sec以下的降温速度，从前述第I温度快速降温至未达1300°C的前述第2温度，并在前述第2温度保持I 60秒，来对前述硅基板实施快速热处理，由此进行前述第2热处理工序。
3.如权利要求1或2所述的硅基板的制造方法，其中，将前述第2热处理工序中的第2环境设成包含稀有气体及氮化膜形成环境气体中的至少一种气体的环境，并将前述第2温度设成300°C以上且未达1300°C。
4.如权利要求1或2所述的硅基板的制造方法，其中，将前述第2热处理工序中的第2环境设成还原性气体、或还原性气体与稀有气体的混合气体的环境，并将前述第2温度设成300°C以上且未达900°C。
5.如权利要求1或2所述的硅基板的制造方法，其中，将前述第2热处理工序中的第2环境设成氧化性气体环境，并将前述第2温度设成300°C以上且为700°C以下、或1100°C以上且未达1300°C。
6.如权利要求1至5中任一项所述的娃基板的制造方法,其中,将前述娃基板,设为从整个面是OSF区域、整个面是N区域、混合有OSF区域及N区域的区域中的任一种区域的单晶娃晶棒切割出来的单晶娃芯片。
7.—种硅基板，其是通过权利要求1至6中任一项所述的硅基板的制造方法所制得，其特征在于， 在前述硅基板的距离表面至少Iym的深度，此深度成为组件制作区域，不存在会被RIE法所检测到的缺陷，并且前述硅基板的生命周期是500 μ sec以上。
全文摘要
本发明是一种硅基板的制造方法，其具备以下工序第1热处理工序，其使用快速加热和快速冷却装置，在包含氮化膜形成环境气体、稀有气体及氧化性气体中的至少一种气体的第1环境中，在高于1300℃且为硅的熔点以下的第1温度保持1～60秒，来对硅基板实施快速热处理；以及第2热处理工序，其接续该第1热处理工序，控制在第2温度及第2环境，并在经前述控制的第2温度及第2环境中，对前述硅基板实施快速热处理，该第2温度及第2环境是用以抑制前述硅基板内部因空孔而产生缺陷。由此，提供一种硅基板的制造方法、及通过该方法所制得的硅基板，该硅基板，在距离表面至少1μm的深度，此深度成为组件制作区域，不存在氧析出物、COP、OSF等的会被RIE法所检测到的缺陷(RIE缺陷)，并且生命周期是500μsec以上。
文档编号H01L21/324GK103003927SQ20118003459
公开日2013年3月27日 申请日期2011年6月7日 优先权日2010年7月14日
发明者冈铁也, 江原幸治, 高桥修治 申请人:信越半导体股份有限公司