层叠型半导体陶瓷电容器的制造方法、以及层叠型半导体陶瓷电容器的制作方法

专利名称：层叠型半导体陶瓷电容器的制造方法、以及层叠型半导体陶瓷电容器的制作方法
技术领域：
本发明涉及层叠型半导体陶瓷电容器的制造方法、以及层叠型半导体陶瓷，更详细地说，涉及使用SrTiO3系晶界绝缘型的层叠型半导体陶瓷电容器的制造方法、以及使用该制造方法而制作了的层叠型半导体陶瓷电容器。
背景技术：
随着近年的电子设备技术的发展，在移动电话、笔记本电脑等的携带用电子设备、以及搭载在汽车等的车载用电子设备的普及的同时，要求电子设备的小型化、多功能化。
另一方面，为了实现电子设备的小型化、多功能化，大量地使用各种1C、LSI等的半导体元件，而与此相伴电子设备的抗噪耐力正在降低。
因此，从以往开始，对半导体元件的电源线配置薄膜电容器、层叠型陶瓷电容器、以及层叠型半导体陶瓷电容器等，作为旁路电容器，由此，可确保电子设备的抗噪耐力。
特别，在汽车导航和车辆声频、车载ECU等中，在外部端子连接静电电容为InF左右的电容器，由此,可广泛地吸收高频噪声。
然而，这些的电容器示出了对高频噪声的吸收出色的性能，但电容器自身不具有吸收高电压脉冲和静电的功能。
因此，在这样的高电压脉冲或静电侵入到电子设备内时，有可能导致电子设备的误动作或半导体元件的损坏。特别是，静电电容为InF左右的低容量时，有可能导致ESD (Electro Static Discharge:静电放电)耐压变得极低(例如,2kV 4kV左右)、电容器本身的损坏。
因此，在以往，以下情况被广泛应用:如图3所示，对将外部端子101和半导体元件102进行连接的电源线103配置旁路电容器104的同时，与该旁路电容器104并联地例如连接齐纳二极管105。齐纳二极管105担负保护旁路电容器104的同时保护半导体元件102的作用，由此确保ESD耐压的同时，也保护半导体元件102。
然而，如上所述，在对旁路电容器104并联地设置了齐纳二极管105的情况下，不但部件件数增加导致成本高，而且必须确保设置空间，存在会导致装置大型化。另一方面，SrTiO3系晶界绝缘型的层叠型半导体陶瓷电容器公知具有电阻可变特性，因为在施加恒定的电压以上的电压时大的电流流动，所以作为ESD对策产品受到关注。
因此，这种的层叠型半导体陶瓷电容器，不仅具有针对E SD的耐性，如果也能担负对半导体元件102的保护，则可替代以前的电容器和齐纳二极管，如图4所示，仅由I个层叠型半导体陶瓷电容器106供给。并且由此，在部件件数的削减和低成本化的同时，设计的标准化也变成容易，可提供具有附加价值的电容器。
并且，在专利文献I中，提出包含如下步骤的附带电阻可变功能的层叠型半导体陶瓷电容器的制造方法，即:预烧粉末制作工序，以Sr位和Ti位的混合摩尔比m成为1.000<m^l.020的范围的方式称量含有施主化合物的陶瓷本源原料，混合粉碎之后，进行预烧处理来制作预烧粉末；热处理粉末制作工序，称量受主化合物以使相对Ti元素100摩尔，受主化合物为0.5摩尔以下(但不包含O摩尔)，将该受主化合物与所述预烧粉末混合，进行热处理制作热处理粉末；层叠体形成工序，对所述热处理粉末实施成型加工来制作陶瓷生片，此后将内部电极层与陶瓷生片交替地层叠形成层叠体；以及煅烧工序，在还原气氛下，对所述层叠体进行了一次煅烧处理之后，在弱还原气氛下、大气气氛下、或氧化气氛下进行二次煅烧处理。
在该专利文献I中，以比预烧温度(1300 1450°C )低的煅烧温度(例如，1100 13000C )进行一次煅烧处理，并以600 900°C的煅烧温度进行此后的二次煅烧处理，从而得到绝缘性和ESD耐压良好、且可薄层化.小型化的SrTiO3系晶界绝缘型的附带电阻可变功能的层叠型半导体陶瓷电容器。
现有技术文献 专利文献
专利文献1:国际公开2008/004389号(权利要求8、段落号码〔0072〕 〔0082〕)

发明内容
发明将要解决的技术问题
然而，专利文献I的附带电阻可变功能的层叠型半导体陶瓷电容器，ESD耐压虽然为30kV以上，但是存在对ESD的吸收性能还不充分这样的问题。
本发明是鉴于这样的情况而完成的，其目的是提供即使静电容量是InF左右的低电容也能得到ESD的吸收性能良好的层叠型半导体陶瓷电容器的SrTiO3系晶界绝缘型的层叠型半导体陶瓷电容器的制造方法、以及使用该制造方法而得到的层叠型半导体陶瓷电容器。
为了解决课题的手段本发明者为了实现上述目的对SrTiO3系晶界绝缘型的层叠型半导体陶瓷电容器进行了锐意研究，得到如下的见解:在450 580°C的低温进行在煅烧工序的一次的煅烧后的二次煅烧(再氧化处理)，从而可抑制峰值电压，由此可得到针对ESD的吸收性能良好的层叠型半导体陶瓷电容器。
本发明是基于这些的见解而完成的，本发明涉及的层叠型半导体陶瓷电容器的制造方法具有:预烧粉末制作·工序，称量规定量Sr化合物、Ti化合物、以及施主化合物，混合粉碎之后，进行预烧处理来制作预烧粉末；热处理粉末制作工序，将受主化合物与所述预烧粉末混合，进行热处理来制作热处理粉末；层叠体形成工序，对所述热处理粉末实施成型加工制作陶瓷生片，此后将内部电极层与陶瓷生片交替地层叠来形成层叠体；以及煅烧工序，在还原气氛下，对所述层叠体进行了一次煅烧处理之后，在大气气氛下进行二次煅烧处理，所述层叠型半导体陶瓷电容器的制造方法的特征在于，在450°C 580°C的温度气氛下进行所述二次煅烧处理。
另外，在本发明的层叠型半导体陶瓷电容器的制造方法中，在所述预烧处理的预烧温度优选比所述一次煅烧处理的煅烧温度高。
另外，在本发明的层叠型半导体陶瓷电容器的制造方法中，在所述预烧粉末制作工序中，优选以下情况:称量所述Sr化合物以及Ti化合物以使Sr位和Ti位的混合摩尔比m成为0.990彡m彡1.010的范围。
另外，在本发明的层叠型半导体陶瓷电容器的制造方法中，在所述热处理粉末制作工序中，优选以相对Ti元素100摩尔而受主化合物为0.5摩尔以下(但不包含O摩尔)的方式称量受主化合物。
另外，在本发明的层叠型半导体陶瓷电容器的制造方法中，优选以相对Ti元素100摩尔在0.1摩尔以下的范围内添加低熔点氧化物。
另外，本发明涉及的层叠型半导体陶瓷电容器其特征为使用上述制造方法来进行制作。
发明的效果
根据本发明的层叠型半导体陶瓷电容器的制造方法，因为在450°C 580°C的温度气氛下进行二次煅烧处理，所以，以低温进行再氧化处理，由此能够抑制峰值电压，即使静电电容低电容化为InF左右，也能得到针对ESD的吸收性能良好的层叠型半导体陶瓷电容器。
另外，根据本发明的层叠型半导体陶瓷电容器，因为其是使用上述制造方法而被制作的，所以即使静电电容低电容化为InF左右也能得到针对ESD的吸收性能良好、即使与并用了电容器和齐纳二极管的情况相比也不逊色的ESD耐性。因此，能以I个元件承担电容器和齐纳二极管的功能，并能实现部件件数的削减和低成本化，进而设计的标准化也变为容易，可实现附加值高的层叠型半导体陶瓷电容器。


图1是示意性地示出由本发明的制造方法所制作了的层叠型半导体陶瓷电容器的一个实施方式的剖面图。
图2是在实施例使用了的ESD的电压波形测量装置的电气电路图。
图3是在电源线所配置的旁路电容器上并联连接了齐纳二极管的情况下的电气电路图。
图4是在电源线连接了层叠型半导体陶瓷电容器的情况下的电气电路图。
具体实施例方式 其次，对本发明的实施方式进行详细说明。
图1是示意地示出本发明涉及的层叠型半导体陶瓷电容器的一个实施方式的剖面图。
该层叠型半导体陶瓷电容器具有部件本体I和形成在该部件本体I的两端部的外部电极 3a、3b。
部件本体I由将多个半导体陶瓷层Ia Ig和多个内部电极层2a 2g交替层叠并进行煅烧得到的层叠烧结体构成，内部电极层2a、2c、2e在部件本体I的一方的端面露出的同时，与一方的外部电极3a电连接，内部电极层2b、2d、2f在部件本体I的另一方的端面露出的同时，与另一方的外部电极3b电连接。
上述半导体陶瓷层Ia Ig的主成分由SrTiO3系材料构成，施主元素在晶体粒子中固溶的同时，受主元素在晶界层中存在，晶体粒子彼此之间通过晶界层形成静电电容。并且这些半导体陶瓷层Ia Ig在内部电极层2a、2c、2e和内部电极层2b、2d、2f的相对面间串联或者并联地连接，从而作为整体可得到希望的电容。
并且，上述层叠型半导体陶瓷电容器如后述，在450 580°C的低温气氛下进行在煅烧工序的一次煅烧后的二次煅烧，由此，可使ESD的吸收性能飞跃性提升。
即，在晶界绝缘型的层叠型半导体陶瓷电容器中，煅烧工序通常分为一次煅烧处理和二次煅烧处理的2个阶段进行。一次煅烧处理在还原性气氛下进行，由此，陶瓷被半导体化。然后，二次煅烧处理在大气气氛下进行，被半导体化的陶瓷被再氧化。即，在该二次煅烧处理中，氧向结晶晶界扩散而在结晶晶界形成绝缘层(晶界绝缘层)，在结晶晶界形成肖特基势垒。
可是，通过在低温气氛下进行该二次煅烧处理，在结晶晶界形成的肖特基势垒高度变低，其结果可使变阻器电压下降。这样变阻器电压下降时，因为放电时的层叠型半导体陶瓷电容器的电阻下降，可抑制峰值电压(利用本层叠型半导体陶瓷电容器对施加电压抑制之后的最大电压)，由此，可使ESD的吸收性能飞跃性地提高。
并且因为需要在煅烧温度为580°C以下进行二次煅烧处理。另一方面，在二次煅烧处理的煅烧温度降低至不满450°C时，不能充分地进行结晶晶界的氧化，存在形成期望的晶界绝缘层变得困难而导致静电电容过度增大的可能性。
因此，二次煅烧处理的煅烧温度需要设定在450 580°C的范围。
并且，通过设定为450 580°C的煅烧温度来进行这样的二次煅烧处理，可飞跃性地提高所制作出的层叠型半导体陶瓷电容器针对ESD的吸收性能。由此，即使与并用了电容器和齐纳二极管的情况相比，也能够不逊色地提高ESD耐受性。即，在层叠型半导体陶瓷电容器能够以I元件得到良好的ESD耐受性，并能在保护电容器免受功能损坏的同时，也能够保护所连接的半导体元件。
进而，因为像这样地，层叠型半导体陶瓷电容器能够以I元件担负电容器和齐纳二极管的功能，能够实现部件件数的削减和低成本化，进而设计的标准化也变得容易，可实现附加值高的层叠型半导体陶瓷电容器。
另外，在本实施方式中，Sr位和Ti位的混合摩尔比m，优选以0.990 < m < 1.010这样的方式进行制备。
即，通过使Sr比化学计量组成过剩地含有，可抑制不在晶体粒子固溶而在结晶晶界析出了的Sr粒生长，由此可得到微粒的晶体粒子。并且通过晶体粒子的微粒化，在结晶晶界氧变得容易送到，促进肖特基势垒的形成，可确保良好的绝缘电阻。
但是，在混合摩尔比m超过1.010时，未被晶体粒子固溶的Sr的向结晶晶界的析出将增加，存在晶界绝缘层的厚度过度地变厚而导致静电电容过度地下降的可能性。
另一方面，在使Ti比化学计量学组成过剩地含有的情况下，晶体粒子稍变粗大化，绝缘电阻虽然成为下降倾向，但是能确保在制品间也不产生偏差并能确保充分的耐用性的绝缘电阻，并能良好地维持ESD耐压。
但是，在混合摩尔比m不满0.990时，晶体粒子的平均直径过度地粗大化，绝缘性下降显著，并且ESD耐压也降低。因此，优选以混合摩尔比m成为0.990 ^ m ^ 1.010这样的方式进行制备。
为了在还原气氛中进行煅烧处理而使陶瓷半导体化，在晶体粒子中使施主元素固溶，但其含量未被特别限定。但是，在相对Ti元素100摩尔而施主元素不满0.2摩尔的情况下，存在导致静电电容过度下降的可能性。另一方面，在相对Ti元素100摩尔而施主元素超过
1.2摩尔的情况下，存在煅烧温度的容许温度宽度变窄的可能性。
因此，相对Ti元素100摩尔而施主元素的含有摩尔量为0.2 1.2摩尔，优选0.4
1.0摩尔。
并且，作为这样的施主元素，未被特别限定，例如，可使用La、Nd、Sm、Dy、Nb、以及Ta等。
另外，如上所述地使在晶界绝缘层中存在受主元素，从而晶界绝缘层形成电气性地激活的能级(晶界能级)，促进肖特基势垒的形成，由此可得到绝缘电阻提高、具有良好的绝缘性的层叠型半导体陶瓷电容器。但是，在相对Ti元素100摩尔而受主元素的含有摩尔量超过0.5摩尔时，导致ESD耐压下降，不是优选情况。
因此，相对Ti元素100摩尔优选受主元素的含有摩尔量为0.5摩尔以下(但是不包含O摩尔)。
并且，作为这样的受主元素，并不特别被限定，可使用Mn、Co、N1、Cr等，尤其优选使用Mn。
另外，在上述半导体陶瓷I中，相对Ti元素100摩尔优选添加0.1摩尔以下的范围的低熔点氧化物，通过添加这样的低熔点氧化物，可在提高烧结性的同时促进上述受主元素的向结晶晶界的偏析。
另外，之所以将低熔点氧化物的含有摩尔量设为上述范围，是因为相对Ti元素100摩尔，该含有摩尔量超过0.1摩尔时，将导致静电电容过度下降，存在不能得到期望的电气特性的可能性。
另外，作为低熔点氧化物，并不特 别限定，可使用含有Si02、B或碱金属元素(K、L1、Na等)的玻璃陶瓷、铜一钨盐等，但优选使用Si02。
接着，对上述层叠型半导体陶瓷电容器的制造方法的一个实施方式进行说明。
首先，作为陶瓷本源原料，分别准备并称量规定量的SrCO3等的Sr化合物、含有La、Sm等的施主元素的施主化合物、以及例如比表面积10m2/g以上(平均粒径:约0.1um以下)的TiO2等微粒的Ti化合物。
接着，在该秤量物中添加规定量(例如，I 3重量部)的分散剂，与PSZ(PartiallyStabiLized Zirconia:局部稳定氧化错)球等的研磨介质及纯水一起投入球磨机,在该球磨机内充分湿式混合来制作浆。
接着，使该浆蒸发干燥之后，在大气气氛下，以规定温度(例如，1250°C 140(TC )，实施2小时左右预烧处理，制作施主元素固溶了的预烧粉末。
接着，进一步以相对Ti元素100摩尔,Mn或Co等的受主元素的含有摩尔量为0.5摩尔以下的方式称量受主化合物，根据需要，以相对Ti元素100摩尔而SiO2等低熔点氧化物的含有摩尔量成为O 0.1摩尔的方式进行称量。接着，对这些受主化合物以及低熔点氧化物添加所述预烧粉末以及纯水并根据需要添加分散剂，再次与所述研磨介质一起投入球磨机，在该球磨机内充分湿式混合。并且此后，使之蒸发干燥，在大气气氛下，以规定温度(例如，500 700°C )，进行5小时左右热处理，来制作热处理粉末。
其次，在该热处理粉末适宜地添加甲苯、乙醇等的有机溶剂或有机粘结剂、脱泡剂、表面改质剂等，充分进行湿式混合，由此得到陶瓷浆。
其次，使用刮片法、刮涂法、模涂法等的成型加工法对陶瓷浆实施成型加工，以煅烧后的厚度成为规定厚度(例如，3 4um左右)的方式制作陶瓷生片(green sheet)。
接着，使用内部电极，用导电性膏在陶瓷生片上实施使用了网版印刷法、凹版印刷法、或真空镀膜法、溅射法等的转印等，在所述陶瓷生片表面形成规定图案的导电膜。
另外，作为内部电极用导电性膏所含有的导电性材料，并不特别地限定，但优选使用具有Ni或Cu等的良导电性的贱金属材料。
接着，将形成导电膜的陶瓷生片在规定方向上层叠多张，并且在层叠了未形成有导电膜的外层用的陶瓷生片之后，进行压接，并切断为规定尺寸来制作层叠体。
并且之后，之后在大气气氛下，以300 500°C的温度进行2小时左右的脱粘结剂处理。接着，使用H2气体和N2气体按照成为规定的流量比(例如，H2/N2 = 0.025/100 1/100)的方式设置为还原气氛的煅烧炉，在该煅烧炉内，以1200 1250°C的温度进行2小时左右的一次煅烧，将层叠体半导体化。
通过像这样使在预烧处理的预烧温度(1250 1400°C )设置为比在一次煅烧处理的煅烧温度(1200 1250°C)高，在一次煅烧处理中几乎不促进晶体粒子的粒生长，可抑制晶体粒子粗大化。并且，这样对层叠体进行半导体化后，在大气气氛下，以450 580°C的低温进行I小时左右的二次煅烧，对半导体陶瓷实施再氧化处理，由此，可制作由埋设了内部电极2的层叠烧结体构成的部件本体I。通过该再氧化处理，氧被分散到结晶晶界，并形成晶界绝缘层，但为了在450 580°C的低温进行再氧化处理，可使晶界绝缘层的厚度变薄，因此能够使肖特基势垒高度也变低，使变阻器电压降低、进而使峰值电压降低。
接着，部件本体I两端部涂敷外部电极用导电性膏，进行焙烧(bake)处理，形成外部电极3a、3b，由此可制作得到层叠型半导体陶瓷电容器。
另外，作为外部电极3a、3b的形成方法，也可以通过印刷、真空蒸镀、或溅射等形成。另夕卜，在未煅烧的层叠体两端部涂敷了外部电极用导电性膏之后，也可以与层叠体同时实施煅烧处理。
对于外部电极用导电性膏剂所含有的导电性材料，并不特别地限定，但优选使用Ga、In、N1、Cu等的材料,进而可以在这些电极上形成Ag电极。
像这样，在本实施方式中，通过将在二次煅烧的煅烧温度以450 580°C的低温进行，从而向结晶晶界扩散而形成的晶界绝缘层的厚度变薄，因此可使在结晶晶界形成的肖特基势垒高度也变低、变阻器电压下降。并且，像这样，在变阻器电压降低时，在放电时的层叠型半导体陶瓷电容器的电阻降低 ，其结果，可抑制峰值电压，由此可使ESD的吸收性能飞跃地提高。即，即使与并用了电容器和齐纳二极管的情况相比也可不逊色地使ESD耐受性提高，层叠型半导体陶瓷电容器能够以I元件确保良好的ESD耐受性。
具体地说，静电电容即使低电容化为InF左右，具有30kv以上的ESD耐压，变阻器电压成为75V以下，峰值电压成为85V以下，可得到ESD的吸收特性优越的层叠型半导体陶瓷电容器。
另外，由于像这样，层叠型半导体陶瓷电容器能够以I元件担负电容器和齐纳二极管的功能，所以可实现部件件数的削减或低成本化，进而设计的标准化也变得容易、可实现附加值高的层叠型半导体陶瓷电容器。
另外，本发明不限于上述实施方式。例如，在上述实施方式中，以固相法制作固溶体，但固溶体的制造方法并不特别地限定，例如可使用水热合成法、溶胶 凝胶法、加水分解法、共沉淀法等任意的方法。
其次，对本发明的实施例进行具体地说明。
实施例
〔样品的制作〕 作为陶瓷本源原料，准备SrCO3,准备比表面积为30m2/g (平均粒径:约30nm) TiO2,以及作为施主化合物的LaCl3。并且，以相对Ti元素100摩尔而La的含量为0.8摩尔的方式称量LaCl3,进而以Sr位和Ti位的混合摩尔比m( = Sr位/Ti位)成为1.008的方式称量SrCO3 以及 TiO2。
接着，相对于这些的秤量物100重量部，作为分散剂添加了 3重量部的聚羧酸铵盐之后，作为研磨介质将直径2mm的PSZ球以及纯水一起投入球磨机,在该球磨机内进行16小时湿式混合制作了浆。
接着，使该浆蒸发干燥之后，在大气气氛下，以1400°C的温度实施2小时预烧处理，得到在结晶粒子中固溶了施主元素的预烧粉末。
接着，以相对Ti元素100摩尔而作为受主元素的Mn元素的含量为0.3摩尔的方式将MnCl2溶液添加到所述预烧粉末，进而，以SiO2含有摩尔量相对于Ti元素100摩尔而成为
0.1摩尔的方式添加正硅酸乙酯(Si (OC2H5)4),接着，再次将直径2mm的PSZ球以及纯水一起投入球磨机，在该球磨机内进行16小时湿式混合。另外，在本实施例中，在预烧粉末中添加MnCl2溶液，但也可以添加Mn溶胶溶液。
并且，此后使之蒸发干燥，在大气气氛下，在600°C进行5小时热处理，得到热处理粉末。
接着，对所述热处理粉末适量添加甲苯、乙醇等的有机溶剂、以及分散剂，并再次与直径2_的PSZ球的一起投入球磨机，在该球磨机内湿式混合16小时。并且之后，适量加添作为有机粘结剂的聚乙烯醇缩丁醛(PVB)和作为塑化剂的邻苯二甲酸二辛脂(DOP)，以湿式进行24小时混合处理，由此制作了陶瓷浆。
其次，使用刮涂法对该陶瓷浆实施成型加工，制作厚度约3.2um的陶瓷生片。接着，使用把Ni作为主要成分的内部电极用导电性膏在陶瓷生片上实施网版印刷，在所述陶瓷生片表面形成了规定图形的导电膜。
接着，将形成了导电膜的陶瓷生片在规定方向层叠10张后，在上下赋予未形成导电膜的外层用的陶瓷生片，此后以厚度成为0.6mm左右的方式进行热压接合，得到陶瓷生片和内部电极交替层叠的块体。
并且，此后，将块体切断为规定尺寸作为层叠体，将该层叠体在大气气氛中，以温度400°C进行了 2小时脱粘结剂处理。接着，以被调制为H2: N2 = I: 100的流量比的还原气氛下，以1250°C的温度对层叠体实施2小时的一次煅烧，使该层叠体半导体化。
接着，在大气气氛下，以400 800°C的温度进行I小时二次煅烧来实施再氧化处理，由此在晶界使氧分散地形成晶界绝缘层，此后，对端面进行研磨来制作部件本体。
接着，对该部件本体的两端面实施溅射，形成由N1-Cr层、N1-Cu层、Ag层构成的三层构造的外部电极。接着，实施电解电镀，在外部电极表面顺次形成Ni覆膜以及Sn覆膜，由此，制作样品号码I 8的样品。另外，得到的各样品的外径尺寸的长度L:1.0_，宽度W:
0.5mm,厚度 T:0.5mm。
〔样品的评价〕
其次，关于样品号I 8的各样品，使用阻抗分析器(安捷伦科技公司制:HP4194A)，在频率1kHz、电压IV的条件下测量静电电容。
另外，对于样品号码I 8的各样品，流通ImA的直流电流来测量端子间电压，求出变阻器电压。
并且，对于样品号码I 8的各样品，依据作为抗扰性试验规格的IEC61000-4-2(国际标准)，用示波器测量电压波形(吸收波形)，求出峰值电压。
图2是ESD的电压波形测量设备的电气电路图。
SP，在放电电阻Rl和充电电阻R2之间的连接点与电源V并联连接有充电电容器C。另夕卜，在电源V和放电电阻Rl之间介设开关SI，在充电电阻R2的输出侧设置有转换开关S2，在输出端子间介设样品11。
将充电电容C的静电容量设为150pF、将放电电阻Rl设为330 Ω，对充电电容器C施加SkV的电压，对于样品号码I 8的各样品11进行放电试验。并且，关于各样品11，使用示波器测量电压波形，从示波器的测量结果读出峰值电压。
表I示出样品号码I 8的二次煅烧温度以及测量结果。
[表I]
权利要求
1.一种层叠型半导体陶瓷电容器的制造方法，其具有: 预烧粉末制作工序，称量规定量的Sr化合物、Ti化合物以及施主化合物，进行混合粉碎后进行预烧处理来制作预烧粉末； 热处理粉末制作工序，将受主化合物与所述预烧粉末混合，进行热处理来制作热处理粉末； 层叠体形成工序，对所述热处理粉末实施成型加工来制作陶瓷生片，此后将内部电极层与陶瓷生片交替地层叠来形成层叠体；以及 煅烧工序，在还原气氛下对所述层叠体进行了一次煅烧处理后，在大气气氛下进行二次煅烧处理， 其中，在450°C 580°C的温度气氛下进行所述二次煅烧处理。
2.按权利要求1所述的层叠型半导体陶瓷电容器的制造方法，其特征在于， 所述预烧处理的预烧温度比所述一次煅烧处理的煅烧温度高。
3.按权利要求1或2所述的层叠型半导体陶瓷电容器的制造方法，其特征在于， 在所述预烧粉末制作工序中，按照Sr位和Ti位的混合摩尔比m成为0.990 ^ m ^ 1.010的 范围的方式，称量所述Sr化合物以及Ti化合物。
4.按权利要求1至3中任意一项所述的层叠型半导体陶瓷电容器的制造方法，其特征在于， 在所述热处理粉末制作工序中，以相对于Ti元素100摩尔，受主化合物为0.5摩尔以下但不包含O摩尔的方式称量受主化合物。
5.按权利要求1至4中任一项所述的层叠型半导体陶瓷电容器的制造方法，其特征在于， 相对于Ti元素100摩尔在0.1摩尔以下的范围内添加低熔点氧化物。
6.一种层叠型半导体陶瓷电容器，其特征在于， 使用权利要求1至5中任一项所述的制造方法来进行制造。
全文摘要
SrTiO3系晶界绝缘型的层叠型半导体陶瓷电容器的制造方法具有预烧粉末制作工序，称量规定量的Sr化合物、Ti化合物以及施主化合物进行混合粉碎后，进行预烧处理来制作预烧粉末；热处理粉末制作工序，将受主化合物与预烧粉末混合，进行热处理来制作热处理粉末；层叠体形成工序，对所述热处理粉末实施成型加工来制作陶瓷生片，此后将内部电极层与陶瓷生片交替地层叠来形成层叠体；以及煅烧工序，在还原气氛下，对所述层叠体进行了一次煅烧处理，其后在大气气氛下进行二次煅烧处理，其中，在450℃～580℃的温度气氛下进行所述二次煅烧处理。由此，即使静电电容是1nF左右的低电容，也能够实现ESD的吸收性能良好的SrTiO3系晶界绝缘型的层叠型半导体陶瓷电容器。
文档编号H01G4/12GK103098157SQ20118004168
公开日2013年5月8日 申请日期2011年12月16日 优先权日2011年1月5日
发明者川本光俊 申请人:株式会社村田制作所