专利名称：氮化物半导体器件、氮化物半导体晶片以及用于制造氮化物半导体层的方法
技术领域：
这里描述的实施例一般地涉及氮化物半导体器件、氮化物半导体晶片以及用于制造氮化物半导体层的方法。
背景技术：
使用氮化物半导体的作为半导体发光器件的发光二极管(LED)已被用于显示装置、照明及类似领域。使用氮化物半导体的电子器件已被用于高频器件和高功率器件。当在具有极佳规模化生产率的硅(Si)衬底上形成这样的氮化物半导体器件时，因为晶格常数或热膨胀系数的不同，极易产生缺陷和开裂。需要一种在硅衬底上生产高质量晶体的技术。特别是试图在硅衬底上形成厚n-型GaN层时，倾向于产生裂纹。
发明内容
一般地，根据一个实施例，一种氮化物半导体器件包括层叠基础层和功能层。在AlN缓冲层上形成层叠基础层，所述AlN缓冲层在硅衬底上形成。所述层叠基础层包括多个AlN基础层和与所述AlN基础层交替层叠的多个GaN基础层。所述功能层包括低浓度部件和高浓度部件。在所述层叠基础层上提供低浓度部件。所述低浓度部件包括氮化物半导体并且具有小于IX IO18CnT3的Si浓度；在所述低浓度部件上提供具有不小于IX IO18CnT3的Si浓度的高浓度部件。在所述多个GaN基础层中最靠近于硅衬底的衬底侧GaN基础层包括第一部分、第二部分和第三部分。所述第一部分具有小于5X IO18CnT3的Si浓度，所述第二部分具有小于5X IO18CnT3的Si浓度。在所述第一部分和所述第二部分之间提供第三部分，所述第三部分具有不小于5X IO18CnT3的Si浓度并且具有比第一部分的厚度和第二部分的厚度的总和小的厚度。根据另一个实施例，一种氮化物半导体器件包括在AlN缓冲层上形成功能层，所述AlN缓冲层在硅衬底上形成，所述功能层包括多个低浓度部件和多个高浓度部件。所述多个低浓度部件包括氮化物半导体并且具有小于5X IO18CnT3的Si浓度的。所述多个高浓度部件，具有不小于5X IO18cnT3的Si浓度。所述低浓度部件与所述高浓度部件交替层叠。每一个所述高浓度部件的厚度小于每个所述低浓度部件的厚度。根据一个实施例，一种氮化物半导体晶片包括硅衬底，AlN缓冲层，层叠基础层以及功能层。在所述硅衬底上提供所述AlN缓冲层。在所述AlN缓冲层上提供所述层叠基础层。所述层叠基础层包括多个AlN基础层和与AlN基础层交替层叠的多个GaN基础层。所述基础层包括低浓度部件和高浓度部件。在所述层叠基础层上提供所述低浓度部件。所述低浓度部件包括氮化物半导体并且具有小于5X IO18CnT3的Si浓度。在所述低浓度部件上提供高浓度部件，以及所述高浓度部件具有不小于5X IO18CnT3的Si浓度的。所述多个GaN基础层中最靠近所述硅衬底的衬底侧GaN基础层包括第一部分、第二部分和第三部分。所述第一部分具有小于5 X IO18CnT3的Si浓度，所述第二部分具有小于5 X IO18CnT3的Si浓度。在所述第一部分和所述第二部分之间提供的所述第三部分，所述第三部分具有不小于5X IO18CnT3的Si浓度并且具有比所述第一部分的厚度和所述第二部分的厚度的总和小的厚度。根据另一个实施例，一种氮化物半导体晶片包括硅衬底，AlN缓冲层和功能层。在所述硅衬底上提供所述AlN缓冲层。在所述AlN缓冲层上提供所述功能层。所述功能层包括多个低浓度部件和多个高浓度部件。所述多个低浓度部件包括氮化物半导体并且具有小于5X IO18CnT3的Si浓度。所述多个高浓度部件具有不小于5X IO18CnT3的Si浓度。所述低浓度部件与所述高浓度部件交替层叠。每一个高浓度部件的厚度小于每个低浓度部件的厚度。
·
根据另一个实施例，公开了一种用于制造氮化物半导体层的方法。该方法通过在硅衬底上提供的AlN缓冲层上交替层叠多个AlN基础层和多个GaN基础层形成层叠基础层。另外，该方法通过在所述层叠基础层上形成低浓度部件并且在所述低浓度部件上形成高浓度部件形成功能层。所述低浓度部件包括氮化物半导体并且具有小于5 X IO18CnT3的Si浓度，所述高浓度部件具有不小于5 X IO18CnT3的Si浓度，在所述多个GaN基础层中最靠近所述硅衬底的衬底侧GaN基础层的形成中，形成所述层叠基础层包括形成第一部分、第二低浓度基础部分和第三部分。所述第一部分具有小于5X IO18CnT3的Si浓度。所述第二部分具有小于5X IO18CnT3的Si浓度。在所述第一部分和所述第二部分之间提供第三部分，所述第三部分具有不小于5 X IO18CnT3的Si浓度并且具有比所述第一部分的厚度和所述第二部分的厚度的总和小的厚度。根据另一个实施例，公开了一种用于制造氮化物半导体层的方法。该方法在硅衬底上形成的AlN缓冲层上形成功能层。所述功能层的形成包括多次重复一工艺。该工艺包括形成低浓度部件和形成高浓度部件。所述低浓度部件包括氮化物半导体并且具有小于5X IO18CnT3的Si浓度。所述高浓度部件具有不小于5X IO18CnT3的Si浓度。每个所述高浓度部件的厚度小于每个所述低浓度部件的厚度。
图I是示出了根据第一实施例的氮化物半导体器件的示意截面图；图2是示出了根据第一实施例的氮化物半导体器件的示意截面图；图3示出了根据第一实施例的氮化物半导体器件的一部分的示意截面图；图4是示出了第一实例的示意截面图；图5是示出了第二实例的示意截面图；图6是示出了第三实例的示意截面图；图7是示出了第四实例的示意截面图；图8A到8D是示出了第一到第四实例的特性的Nomarski (诺马尔斯基)显微图像；
图9是示出了根据第一实施例的另一个氮化物半导体器件的示意截面图；图10是示出了氮化物半导体器件的第五实例的示意截面图；图IlA和图IlB是示出了氮化物半导体器件的特性的诺马尔斯基显微图像；图12是示出了根据第一实施例的另一个氮化物半导体器件的示意截面图；图13是示出了根据第二实施例的氮化物半导体晶片的示意截面图；图14是示出了根据第二实施例的另一个氮化物半导体晶片的示意截面图；图15是示出了根据第三实施例的用于制造氮化物半导体层的方法的流程图；以及图16是示出了根据第三实施例的用于制造氮化物半导体层的另一种方法的流程 图。
具体实施例方式现在将参考附图详细描述本发明的示范性实施例。附图是示意性的或概念性的；因此，各部分的厚度和宽度之间的关系，各部分的尺寸比例等不必与实际值相同。另外，即使对相同的部分，示出的附图中的尺寸和比例也可以不同。在本申请的说明书和附图中，与关于附图描述的部件相似的部件采用相似的标号标记，并适当地省略了详细描述。(第一实施例)该实施例涉及氮化物半导体器件。根据本实施例的氮化物半导体器件包括如半导体发光器件，半导体光接收器件以及电子器件的半导体器件。半导体发光器件的实例包括发光二极管(LED)和激光二极管(LD)。半导体光接收器件的实例包括光电二极管(PD)。电子器件的实例包括高电子迁移率晶体管(HEMT)、异质结双极晶体管(HBT)、场效应晶体管(FET)和肖特基势垒二极管(SBD)。图I是示出了根据第一实施例的氮化物半导体器件的配置的示意截面图。如图I所示，根据实施例的氮化物半导体器件110具有层叠基础层50和功能层IOs0在AlN缓冲层55上形成层叠基础层50，AlN缓冲层55在硅衬底40上形成。AlN缓冲层55的厚度为例如约30纳米(nm)。AlN缓冲层55包含很难与硅衬底40发生化学反应的A1N，通过使用AlN缓冲层55作为与硅衬底40接触的层，可以容易地解决如回熔(meItback)蚀刻的问题。在实例中，在层叠基础层50和AlN缓冲层55之间提供中间层54。例如，使用AlGaN层作为中间层54。例如，使用Ala25Gaa75N层作为中间层54。中间层54的厚度是，例如约40nm。如果需要可以提供中间层54也可以根据情况省略。层叠基础层50包括多个AlN基础层52和多个与AlN基础层52交替层叠的GaN基础层51。在层叠基础层50上提供功能层10s。这里,定义从层叠基础层50指向功能层IOs的方向为Z-轴方向。垂直于Z轴的一个轴定义为X轴。垂直于Z轴和X轴的方向定义为Y轴。功能层IOs与层叠基础层50沿Z轴层叠。在本申请的说明书中，术语“层叠”包括层叠的层互相接触的情况也包括层叠的层中间有另外的层插入的情况。用语“在...上提供”包括提供的层互相接触的情况也包括提供的层有另外的层插入的情况。功能层IOs包括低浓度部件101和高浓度部件10h。低浓度部件101包括氮化物半导体并且具有小于IX IO18CnT3的Si浓度。例如，低浓度部件101具有小于IX IO17CnT3的Si浓度。例如，低浓度部件101的硅浓度不大于通常使用的二次离子质谱(SIMS)测量的检测极限。例如，未掺杂GaN层用作低浓度部件101。在低浓度部件101上提供高浓度部件10h。换句话说，在低浓度部件101上沿Z轴层叠高浓度部件IOh。
高浓度部件IOh具有不小于I X IO18CnT3的Si浓度。例如，n_型GaN层用作高浓度部件IOh。高浓度部件IOh包括在n-型半导体层10中。为了方便，假设n-型半导体层10包括低浓度部件101。在层叠基础层50中，多个AlN基础层52的每一个都是例如在低温下形成的低温AlN层。每个AlN基础层52的厚度为例如约12nm。每个GaN基础层51的厚度为例如约300nm。在实例中，GaN基础层51的数目和AlN基础层52的数目中的每一个(S卩，对数)都是三个。然而，实施例不限于此，可以使用任意对数。定义多个GaN基础层51中最靠近硅衬底40的GaN基础层51为衬底侧GaN基础层51s。衬底侧GaN基础层51s包括第一部分51a、第二部分51b和第三部分51c。在第一部分51a和第二部分51b之间提供第三部分51c。第一部分51a、第三部分51c和第二部分51b沿Z轴以此顺序层叠。第一部分51a和第二部分51b的Si浓度小于5 X IO18Cm'第三部分51c的Si浓度不小于5 X IO18Cm'例如，第三部分51c的Si浓度不大于I X IO21Cm'第三部分51c的厚度(沿Z轴的长度)小于第一部分51a的厚度和第二部分51b的厚度的总和。第三部分51c可以包含氮化硅(其成分比任意)，即，SiaN0 (0 < a ,0 < 3)。第三部分51c的厚度不小于0. Inm并且不大于50nm。第三部分51c是例如S -掺杂层51d。硅衬底40是例如Si (111)衬底。然而，在实施例中，硅衬底40的面方向向不需是
(111)面。下面将描述氮化物半导体器件110是发光器件的情况。图2是示出了根据第一实施例的氮化物半导体器件的配置的截面图。如图2所示，在根据实施例的实例的氮化物半导体器件111中，功能层IOs还包括发光部件30和P-型半导体层20。在n-型半导体层10 (高浓度部件IOh)上提供发光部件30。在发光部件30上提供P-型半导体层20。P-型半导体层20包括氮化物半导体。P-型半导体层20包括Mg、Zn和C中的至少一种。通过n-型半导体层10和P-型半导体层20向发光部件30提供电流，从发光部件30发射光。
图3是示出了根据第一实施例的氮化物半导体器件的一部分的配置的截面图。如图3所示，发光部件30包括多个势垒层31和每个都在势垒层31之间提供的多个阱层32。例如，多个势垒层31和与势垒层31沿Z轴交替层叠的多个阱层32。阱层32包含，例如，InxlGa1^xlN(0 < xl < I)。势垒层31包含例如GaN。换句话说，例如，阱层32包含In并且势垒层31基本不包含In。在势垒层31中的带隙能量大于在阱层32中的带隙能量。发光部件30可以为单量子阱(SQW)结构。此时，发光部件30包括两个势垒层31和在势垒层31之间提供的阱层32。可选地，发光部件30可以具有多量子阱(MQW)结构。此时，发光部件30包括三个或更多势垒层31和在势垒层31之间提供的每个阱·层32。换句话说，发光部件30包括(n+1)个势垒层31和n个阱层32 (“n”是大于等于2的整数)。在第i势垒层BLi和P-型半导体层20之间设置第(i+1)势垒层BL(i+l)(“i”是不小于I且不大于(n-1)的整数)。在第i阱层WLi和P-型半导体层20之间设置第(i+1)阱层WL (i+1)。在n-型半导体层10和第一阱层WLl之间提供第一势垒层BLl。在第n势鱼层BLn和第(n+1)势鱼层BL (n+1)之间提供第n讲层WLn。在第n讲层WLn和p-型半导体层20之间提供第(n+1)势垒层BL(n+1)。从发光部件30发出的光(发射光)的峰值波长是，例如不小于200纳米(nm)且不大于1600nm。然而,在实施例中，峰值波长是任意的。如上所述，在根据实施例的氮化物半导体器件110和111中，在多个GaN基础层51中最靠近硅衬底40的衬底侧GaN基础层51s中提供Si S -掺杂层51d (第三部分51c)。从而，可能通过减少在硅衬底上形成的开裂的数目提供高质量氮化物半导体器件。下面将通过与参考实例比较描述实施例的氮化物半导体器件的特性。发明人制备了随后的样品并评价了他们的特性。图4到图7是分别示出了第一到第四样品的配置的示意截面图。图4不出了对应于实施例的第一样品151的结构。在多个GaN基础层51中最靠近硅衬底40的衬底侧GaN基础层51s中提供Si S -掺杂层51d (第三部分51c)。然而，在第一样品151中，没有提供高浓度部件10s。换句话说，第一样品151处于实施例的配置中的在低浓度部件101上提供高浓度部件IOh之前的状态。如图5中所示，在第二样品152中，在所有多个GaN基础层51中没有提供S-掺杂层51d (第三部分51c)。如图6所示，在第三样品153中，S-掺杂层5Id(第三部分51c)被提供在AlN基础层52的上侧并且与AlN基础层52接触。如图7所示，在第四样品154中，在所有多个GaN基础层51中没有提供S -掺杂层51d (第三部分51c)。在低浓度部件101中提供S-掺杂层51d (第三部分51c)。通过后面的制造方法制造第一样品151。在后面的实验中，为了半导体层的晶体生长，使用MOCVD (金属有机化合物化学气相沉积)。首先，通过H2OJPH2SO4 (I I)的混合溶液处理13分钟清洁Si (111)硅衬底40。下一步，通过2%的HF处理10分钟清洁硅衬底40。清洁之后，将硅衬底40引入MOVPE反应器。在氢气气氛下将接受器(susc^ptor)的温度升高到720°C并且施加TMA八秒钟。然后，进一步施加NH3以形成具有约30nm的厚度的AlN层用作AlN缓冲层55。接着，接受器的温度升高到1030°C以形成具有40nm的厚度的Ala25Gaa 75N层用作中间层54。下一步，接受器的温度升高到1080°C以形成具有150nm的厚度的GaN层用作衬底侧GaN基础层51s的一部分(第一部分51a)。然后，中断供气并且仅提供SiH4和NH3300秒用于形成Si的S-掺杂层51d。随后，形成具有150nm的厚度的GaN层作为衬底侧GaN基础层51s的一部分(第二部分51b)。下一步，接受器的温度降低到800°C以形成具有12nm的厚度的低温AlN层用作AlN基础层52。 下一步，接受器的温度升高到1120°C以形成具有300nm的厚度的GaN层用作GaN基础层51。而且，上述AlN基础层52和GaN基础层51重复三次。从而，形成层叠基础层50。随后，形成具有2. I y m的厚度的GaN层作为低浓度部件101。从而,获得第一样品151。通过在上述工艺中省略5 -掺杂层51d，获得第二样品152。通过在上述工艺中改变5 -掺杂层51d的形成时间，获得第三样品153。通过在低浓度部件101的制造期间形成S -掺杂层51d，获得第四样品154。在此实验中，在距离AlN基础层52的最上层300nm处的位置提供5 -掺杂层5Id。通过使用诺马尔斯基显微镜观察上述第一样品151到第四样品154。图8A到图8D是示出了第一到第四样品的特性的诺马尔斯基显微图像。如图8A所示，在第一样品151中，获得了无开裂表面。通过使用X-射线衍射测量了晶片的摇摆曲线。在第一样品151中，(002)面的半高宽为364弧度秒并且(101)面的半高宽为817弧度秒。(002)面的半高宽与螺旋位错密度高度相关并且(101)面的半高宽与刃位错的密度高度相关。因此，第一样品151具有低缺陷密度。如图8B所示，在第二样品152中，观察到了开裂CR。在第二样品152中，(002)面的半高宽为452弧度秒并且(101)面的半高宽为1488弧度秒。因此，第二样品152具有比
第一样品高的缺陷密度。如图8C所示，同样在第三样品153中，观察到了开裂CR。(002)面的半高宽为364弧度秒并且(101)面的半高宽为999弧度秒。虽然比第二样品有改善，第三样品153具有开裂CR并且在晶片上形成的半导体器件的特性很差。可以认为，在离低温AlN层IOOnm的区域内提供S-掺杂层51d的情况下，通过S-掺杂层51d获得了位错减少效果，不会带来因在其上形成GaN基础层51而导致的压缩应变的影响。如图8D所示，在第四样品154中，观察到了许多开裂CR。(002)面的半高宽为583弧度秒并且(101)面的半高宽为1578弧度秒。在这样的晶片上形成的半导体器件的特性很差。如上所述，在第一样品151中，其中在多个GaN基础层51中最靠近娃衬底40的衬底侧GaN基础层51s中提供Si S-掺杂层51d (第三部分51c)，抑制了开裂CR的产生。另夕卜，缺陷密度低。通过上述在第一样品151上进一步形成高浓度部件10h，可以提供具有低缺陷密度的高质量氮化物半导体器件，其中抑制了开裂CR的产生。从产生开裂和缺陷的角度，可以适宜地调整低浓度部件101的厚度和高浓度部件IOh的厚度。在实施例中，AlN基础层52与直接在其下面的GaN基础层51的晶格不匹配。结果，应变被弛豫并且AlN基础层52具有不受应变影响的AlN的晶格常数。通过形成GaN基础层51以便在AlN基础层52上赝形(pseudomorphically)生长,在施加压缩应变时生长GaN。这导致凸面弯曲。另外，通过重复形成这些AlN层和GaN层，可以进一步得到更大的向上突出的弯曲。通过在晶体生长期间预先引入向上突出弯曲，可以补偿源于Si和GaN的热膨胀系数之间的不同、在晶体生长后温度下降时施加的拉伸应变。这促进了对产生开裂的抑制。除了抑制开裂的产生外，GaN基础层51的形成可以终止缺陷，例如硅衬底40和氮化物半导体层之间的晶格错配引起的螺旋位错。从而，抑制缺陷向功能层IOs延伸。作为结果，通过该实施例，可以获得高性能器件。 通过在层叠基础层50中的最下面的衬底侧GaN基础层51s中提供S-掺杂层51d,位错在层叠方向(Z-轴方向)的延伸被弯曲。作为结果，可以减少功能层IOs中的位错。进一步，因为GaN以三维方式生长，进一步在S-掺杂层51d上形成了 GaN基础层51，在晶体生长期间倾向于形成向上突起的压缩应变，从而可以容易地抑制开裂的产生。在实施例中，包括在层叠基础层50中的GaN基础层51的数目(层叠周期的数目)例如小于20时,注意，GaN基础层51的厚度不小于50nm并且不大于lOOnm。当厚度小于50nm时,缺乏减少位错的效果,如在娃衬底40和层叠基础层50之间产生的螺旋位错。当厚度大于IOOOnm时，倾向于产生由在晶体生长后的降温中的拉伸应变引起的开裂。例如，当包括在层叠基础层50中的GaN基础层51的数目不小于20时，注意，GaN基础层51的厚度不小于15nm并且不大于lOOnm。当厚度小于15nm时,位错减少的效果不足。当厚度大于IOOnm时，倾向于产生由拉伸应变引起的开裂。注意，AlN基础层52的厚度(低温AlN层)为例如，不小于5nm并且不大于20nm。注意，AlN基础层52的晶体生长温度为，例如不低于600°C并且不高于1050°C。通过将厚度和温度设定在此范围内，可以容易的弛豫AlN基础层52的晶格。从而，在AlN基础层52的形成中，很难受到来自用作基础的GaN基础层51的拉伸应变的影响。作为结果，可以有效地形成AlN的晶格常数，而不受来自用作基础的GaN基础层51的应变的影响。当AlN基础层52的厚度小于5nm时，AlN很难充分弛豫。当AlN基础层52的厚度大于20nm时，源于晶格弛豫的位错增加。当AlN基础层52的形成温度低于600°C时，很容易掺入杂质，此外立方晶体AlN生长，导致产生过多的晶体位错。当AlN基础层52的形成温度高于1050°C时，应变不会弛豫并且因此容易将拉伸应变引入硅衬底40中。另外，因为在GaN基础层51的晶体生长期间不能适当施加压缩应变，所以倾向于在晶体生长后的降温中产生开裂。通过设定AlN基础层52的数目为2或更多，提高了抑制开裂产生的效果。注意，AlN基础层52之间的距离(即，GaN基础层51的厚度)不小于50nm并且不大于lOOOnrn。在AlN基础层52上形成GaN基础层51时，在AlN基础层52上赝形生长具有不小于50nm并且不大于200nm的厚度的GaN基础层51并且GaN基础层51倾向于经受压缩应变。因此，当AlN基础层52之间的距离大于IOOOnm时，施加压缩应变的效果是不充分的。当距离小于50nm时，在GaN基础层51中的AlN基础层52的数目过多并且因此会过多重复升温和降温工艺，降低了晶体生长装置等等的材料使用效率。S -掺杂层51d包含具有主要在GaN中的不小于5X IO18CnT3并且不大于I X IO22CnT3的浓度的Si。S-掺杂层51d可以包含SiN。在S -掺杂层51d中，可以在面中部分地形成SiN。注意，6 -掺杂层51d的厚度不小于0. Inm并且不大于50nm。当Si浓度不小于5 X 1018cm_3并且不大于I X 1022cm_3时,在5 -掺杂层51d上形成的GaN基础层51倾向于以三维方式生长。从而，容易施加压缩应变，导致容易地获得抑制开裂产生的效果。如上所述，在实施例中，减少了在功能层IOs中的位错和开裂。另外，提高了功能层IOs的结晶度。[!卩，功日g层IOs具有闻质星。根据发明人的实验，当在多个GaN基础层51中最靠近功能层IOs的GaN基础层51 中形成S-掺杂层51d时，抑制开裂CR产生的效果很小。在实施例中，特别注意，在衬底侧GaN基础层51s中提供S-掺杂层51d。例如，还要注意，在除了在多个GaN基础层51中的衬底侧GaN基础层51s之外的所有GaN基础层51中都没有提供5 -掺杂层5Id。例如，还要注意，除了衬底侧GaN基础层51s之外所有的GaN基础层51都具有小于5X IO18CnT3的硅浓度。图9是示出了根据第一实施例的另一个氮化物半导体器件的配置的截面图。如图9所示，在根据实施例的另一个氮化物半导体器件120中，功能层IOs包括多个低浓度部件101和多个高浓度部件10h。多个高浓度部件IOh的每一个的厚度小于低浓度部件101的每个的厚度。交替设置多个低浓度部件101和多个高浓度部件10h。换句话说，多个低浓度部件101和多个高浓度部件IOh沿Z轴交替层叠。在实例中，每个高浓度部件IOh都是Si 6 -掺杂层10d。氮化物半导体器件120的另一种配置与氮化物半导体器件110的配置类似，因此省略对其的描述。通过以此方式交替层叠多个低浓度部件101和多个高浓度部件10h，包括多个低浓度部件101和多个高浓度部件IOh的层可被认为是n-型半导体层10。换句话说，在具体的实例中，用Si对n-型半导体层10进行S-掺杂。在实例中，多个高浓度部件10h( S -掺杂层IOd)的每一个的厚度不小于0. Inm并且不大于50nm。多个高浓度部件IOh ( S -掺杂层IOd)之间的距离，即，多个低浓度部件101的每一个的厚度不小于300nm并且不大于500nm。在氮化物半导体器件120中，n-型半导体层10的厚度是，例如，2. Ium0图10是示出了氮化物半导体器件的第五样品的配置的截面图。如图10中所示，在氮化物半导体器件的第五样品155中，直接在层叠基础层50上提供n-型半导体层10。同样在此情况中，n-型半导体层10的厚度是，例如，2.1pm。在第五样品155中，在n-型半导体层10中没有提供S-掺杂层10d。即，在沿n-型半导体层10的Z轴的宽区域中掺杂Si。图IlA和图IlB示出了氮化物半导体器件的诺马尔斯基显微图像。如图IlA中所示，在根据实施例的氮化物半导体器件120中，在表面上没有观察到开裂CR。如图IlB中所示，氮化物半导体器件的第五样品155中，在表面上产生了高密度的开裂CR。这意味着，在第五样品155中，因为在功能层IOs (n-型半导体层10)中Si是均匀掺杂，施加了拉伸应变，从而容易引起开裂。因此，在这样的晶片上形成的半导体器件的特
性很差。特别地，当Si掺杂GaN层的厚度不小于I. 5 ii m时，开裂密度倾向于变得非常高。因此，当实施例应用于具有不小于I. 5 ii m的厚度的n-型GaN层的形成时，可以有效获得抑制开裂CR产生的效果。根据实施例的氮化物半导体器件120被用作n-型半导体层10的至少一部分，例如发光二极管和激光二极管以产生大的效应。在发光二极管和激光二极管中，n-型半导体层10的厚度一般不小于2 u m。如果在这样的半导体发光器件中n-型半导体层10的厚度不大于I. 5i!m，就没有足够的电流扩展，并且因此，例如，面内光发射模式变得不均匀。另夕卜,此缺点导致高阻抗。
参考图4描述的第一样品151与参考图5描述的第二样品152相比，通过在层叠基础层50中提供S-掺杂层51d减少了开裂密度。其被这样认为，如AlN基础层52 (低温AlN层)，在S -掺杂层51d上生长的GaN基础层51经受压缩应变并且在晶体生长期间预先储备了向上突起的弯曲以补偿在晶体生长后的降温中由GaN基础层51和Si衬底的热膨胀系数之间的不同引起的拉伸应变。如上所述，通过在GaN基础层51中提供5 -掺杂层51d，可以抑制开裂CR的产生。类似地，通过在功能层IOs中周期地提供S-掺杂层10d，可以抑制开裂CR的产生。在此情况下，其中周期地提供有S -掺杂层IOd的GaN层变为n-型半导体层10。在功能层IOs中周期地提供低温AlN层的情况中，因为AlN的带隙能量(6.3eV)远大于GaN的带隙能量(3. 4eV)，电流流动被中断因而其不能用作n_型GaN层。已知，通过形成S-掺杂层(SiN层)减少位错的效过和通过在S-掺杂层上晶体生长GaN层以引入压缩应变而抑制开裂CR的产生的效果。然而，未知通过设置S-掺杂层(S-掺杂层51d)获得的效果。另外，也未知在功能层IOs中提供(例如，周期地)多个S -掺杂层IOd以形成厚(例如，I. 5 u m或更大)n-型半导体层10的技术。基于被发明人的独特实验发现的上述现象，建立实施例的配置。从而，可以提供在Si衬底上形成的具有高质量氮化物半导体晶体的晶片。在氮化物半导体器件120的实例中，提供层叠基础层50。然而，在功能层IOs中提供多个S-掺杂层IOd的情况中，不必提供层叠基础层50。例如，可以在功能层10和AlN缓冲层55之间提供在生长期间施加压缩应变的任何结构。例如，在功能层10和AlN缓冲层55之间提供AlN/GaN超晶格结构或其中Al成分以台阶方式倾斜或连续倾斜的结构。S卩，根据实施例的半导体发光器件还包括在AlN缓冲层55上并且在功能层IOs之下形成的层叠基础层50。层叠基础层50包括多个AlN基础层52和多个与AlN基础层52交替层叠的GaN基础层51。在多个GaN基础层中最接近硅衬底40的衬底侧GaN基础层51s可以具有Si浓度小于5 X IO18CnT3的第一部分51a，Si浓度小于5 X 1018cm_3的第二部分51b以及在第一部分51a和第二部分51b之间提供的第三部分51c，该部分具有不小于5X IO18CnT3的Si浓度并且具有比第一部分51a的厚度和第二部分51b的厚度的总和小的厚度。图12是示出了根据第一实施例的另一个氮化物半导体器件的配置的适宜截面图。如图12所示，根据实施例的另一个氮化物半导体器件130包括在AlN缓冲层55上形成的功能层10s，AlN缓冲层在硅衬底40上形成。在实例中，在AlN缓冲层55上提供中间层54并且在中间层54上提供功能层10s。如果需要可以提供中间层54并且可以根据情况省略。功能层IOs包括多个低浓度部件101和与低浓度部件101交替层叠的多个高浓度部件IOh (例如，6 -掺杂层IOd)。多个低浓度部件101的每一个都包括氮化物半导体并且具有小于5 X IO18CnT3的Si浓度。多个高浓度部件IOh的每一个都具有小于5 X IO18CnT3的Si浓度。多个高浓度部件IOh的每一个的厚度都小于低浓度部件101中每一个的厚度。因此，可以在硅衬底上形成具有减少数目的开裂的高质量氮化物半导体器件。
·
注意，在功能层IOs中的S-掺杂层IOd之间的距离(例如，周期)不小于50nm并且不大于500nm。当距离小于50nm时，GaN层的掺杂浓度变的太高。不能足够获得通过施加压缩应变获得的效果。当距离(例如，周期)大于500nm时，注意S -掺杂层IOd的数目不小于2并且不大于80。除了 n-型半导体层10中的S-掺杂层IOd之外的部分包含的Si具有的浓度不大于S -掺杂层IOd中的Si浓度的一半。(第二实施例)本实施例涉及氮化物半导体晶片。晶片具有例如半导体器件的至少一部件，或者变为半导体器件的至少一个部件的一部分。半导体器件的实例包括半导体发光器件，半导体光接收器件以及电子器件。图13是示出了根据第二实施例示的氮化物半导体晶片的配置的截面图。如图13所示，根据实施例的氮化物半导体晶片210包括硅衬底40，AlN缓冲层55，层叠基础层50和功能层10s。在实施例中，氮化物半导体晶片210还包括中间层54。可以省略中间层54。在氮化物半导体晶片210中，参考第一实施例描述的配置可以应用于硅衬底40、AlN缓冲层55、中间层54、层叠基础层50和功能层IOs中的每一个。S卩，包括在层叠基础层50中的多个GaN基础层51s中最接近硅衬底40的衬底侧GaN基础层51s包括具有小于5 X IO18CnT3的Si浓度的第一部分51a、具有小于5 X IO18CnT3的Si浓度的第二部分51b以及在第一部分51a和第二部分51b之间提供的第三部分51c。第三部分51c具有不小于5 X IO18CnT3的Si浓度并且具有比第一部分51a的厚度和第二部分51b的厚度的总和小的厚度。图14是示出了根据第二实施例的另一个氮化物半导体晶片的配置的截面图。如图14所示，根据实施例的另一个氮化物半导体晶片230包括硅衬底40、在硅衬底40上提供的AlN缓冲层55和在AlN缓冲层55上提供的功能层。在实例中，氮化物半导体晶片230还包括中间层54。可以省略中间层54。功能层IOs包括多个低浓度部件101和与低浓度部件101交替层叠的多个高浓度部件IOh (例如，S -掺杂层IOd)。多个低浓度部件101中的每一个都包括氮化物半导体并且具有小于5X IO18CnT3的Si浓度。多个高浓度部件IOh中的每一个都具有不小于5X IO18CnT3的Si浓度。多个高浓度部件IOh的每一个的厚度小于低浓度部件101中的每一个的厚度。通过使用氮化物半导体晶片210和230，可以为高质量氮化物半导体器件提供在硅衬底上形成的具有减少数目的开裂的氮化物半导体晶片。(第三实施例)图15是示出了根据第三实施例的用于制造氮化物半导体层的方法的流程图。如图15所示，在制造方法中，在硅衬底40上提供的AlN缓冲层55上交替层叠多个AlN基础层52和多个GaN基础层51以形成层叠基础层50 (步骤S110)。另外，在层叠基础层50上形成包括氮化物半导体并且具有小于5 X IO18CnT3的Si浓度的低浓度部件101并且在低浓度部件101上形成具有不小于5 X IO18CnT3的Si浓度的高浓度部件IOh以形成功能层IOs (步骤S120)。
形成层叠基础层50包括在多个GaN基础层51中最靠近硅衬底40的衬底侧GaN基础层51s的形成中，形成具有小于5X IO18CnT3的Si浓度的第一部分51a、具有小于5X IO18CnT3的Si浓度的第二部分51b和在第一部分51a和第二部分51b之间提供的第三部分，第三部分具有不小于5 X IO18CnT3的Si浓度并且具有比第一部分51a的厚度和所述第二部分51b的厚度的总和小的厚度。图16是示出了根据第三实施例的用于制造氮化物半导体层的另一种方法的流程图。制造方法包括如下工艺，在硅衬底40上形成的AlN缓冲层55上形成功能层IOs (步骤S200)。多次重复这样的工艺形成功能层10s，该工艺包括形成多个低浓度部件101，每个都包括氮化物半导体并且具有小于5X IO18CnT3的Si浓度(步骤S210);以及形成多个具有不小于5 X IO18CnT3的Si浓度的高浓度部件IOh (步骤S220)。多个高浓度部件IOh中的每一个的厚度小于低浓度部件101中的每一个的厚度。根据这样的制造方法，可以制造在硅衬底上形成的具有减少数目的开裂的高质量氮化物半导体层。在实施例中，为了生长半导体层，可以使用例如金属有机化学气相沉积(MOCVD)、金属有机气相外延(MOVPE)、分子束外延(MBE)和氢化物气相外延(HVPE)。例如，在使用MOCVD或MOVPE的情况中，在每个半导体层的形成中，可以采用下述材料。例如，可以使用TMGa(三甲基镓)和TEGa(三乙基镓)作为提供Ga的材料。例如TMIn (三甲基铟)和TEIn (三乙基铟)作为提供In的材料。例如，TMAl (三甲基铝)作为提供Al的材料。例如，NH3 (氨)，MMHy (甲基联氨)和DMHy (二甲基肼)作为提供N的材料。SiH4 (硅烷)和Si2H6 (乙硅烷)作为提供Si的材料。根据实施例，可以提供一种方法，用于制造在硅衬底、氮化物半导体晶片和氮化物半导体层上形成的具有减少数目的开裂的高质量氮化物半导体器件。更具体地，“氮化物半导体”包括化学式BxInyAlzGai_x_y_zN(0彡xl彡1，0彡y彡1，
0< z < I并且x+y+z ( I)的半导体的所有成分,其中每个成分比x,y和z都在范围内改变。“氮化物半导体”还包括上述化学式的N(氮)之外的V族元素，添加各种元素以控制各种性能，例如导电类型等等，并且包括非故意添加的元素。在具体的应用中，“垂直”和“平行”不但指直接垂直和直接平行还包括源于制造工艺的例如波动等，并且“基本垂直”和“基本平行”是足够的。
上文中，参考具体的实例描述了本发明的典型实施例。然而，本发明不限于这些具体的实例。例如，本领域的技术人员可以通过合适地选择来自公知技术的包括氮化物半导体器件和晶片、AlN缓冲层、中间层、层叠基础层、AlN基础层、GaN基础层、功能层、半导体层和发光部件等的衬底中的部件的具体配置而相似地实践本发明。这样的实践包括在本发明的范围内并且获得相似的效果。另外，所有的氮化物半导体器件、氮化物半导体晶片和用于制造氮化物半导体层的方法，本领域的技术人员基于上述作为本发明的实施例描述的氮化物半导体器件、氮化物半导体晶片和用于制造氮化物半导体层的方法，通过适当的设计修改进行的实践同样包括在本发明的精神和范围内到包括本发明的实施例的主旨的程度。另外，本领域的技术人员应该明白在本发明的精神内的各种修改和变化。虽然描述了具体的实施例，这些实施例仅作为实例出现，并不旨在限制本发明的范围。实际上，这里描述的新的实施例可以以各种其它形式实施；另外，可以在不脱离本发明的精神的情况下对这里描述的实施例进行形式上的各种省略、替代和变化。所附权利要·求书及其等效物旨在覆盖所所有落入本发明的精神和范围内的这样的形式或修改。
权利要求
1.一种氮化物半导体器件包括 在AlN缓冲层上形成的层叠基础层，所述AlN缓冲层在硅衬底上形成，所述层叠基础层包括多个AlN基础层和与所述AlN基础层交替层叠的多个GaN基础层；以及功能层，包括 在所述层叠基础层上提供的低浓度部件，所述低浓度部件包括氮化物半导体并且具有小于I X 1018cm_3的Si浓度；以及 在所述低浓度部件上提供的高浓度部件，所述高浓度部件具有不小于I X IO18CnT3的Si浓度， 在所述多个GaN基础层中最接近于所述硅衬底的衬底侧GaN基础层包括 具有小于5 X IO18CnT3的Si浓度的第一部分； 具有小于5 X IO18CnT3的Si浓度的第二部分； 在所述第一部分和所述第二部分之间提供的第三部分，所述第三部分具有不小于5X IO18Cm-3的Si浓度并且具有比所述第一部分的厚度和所述第二部分的厚度的总和小的厚度。
2.根据权利要求I的器件，其中 所述第三部分的所述厚度不小于0. I纳米并且不大于50纳米。
3.根据权利要求I的器件，其中 除了所述多个GaN基础层中的所述衬底侧GaN基础层外，所有的所述GaN基础层都具有小于5 X IO18CnT3的Si浓度
4.根据权利要求I的器件,其中 所述高浓度部件的厚度不小于I. 5微米并且不大于4微米。
5.根据权利要求I的器件，其中 所述功能层还包括 在所述高浓度部件上提供的发光部件，所述发光部件具有多个势垒层和多个阱层，在所述势垒层之间提供每个所述阱层；以及 在所述发光部件上提供的P-型半导体层，所述P-型半导体层包括氮化物半导体并且包含Mg、Zn和C中的至少一种。
6.一种氮化物半导体器件包括 在AlN缓冲层上形成的功能层，所述AlN缓冲层在硅衬底上形成，所述功能层包括 多个低浓度部件，包括氮化物半导体并具有小于5 X IO18CnT3的Si浓度的；以及多个高浓度部件，具有不小于5 X IO18cnT3的Si浓度，所述低浓度部件与所述高浓度部件交替层叠， 每个所述高浓度部件的厚度小于每个所述低浓度部件的厚度。
7.根据权利要求6的器件，其中 每个所述高浓度部件的所述厚度不小于0. I纳米并且不大于50纳米。
8.根据权利要求6的器件，还包括 在所述AlN缓冲层之上并且在所述功能层之下形成的层叠基础层， 所述层叠基础层包括多个AlN基础层和与所述AlN基础层交替层叠的多个GaN基础层；以及所述多个GaN基础层中最靠近所述硅衬底的衬底侧GaN基础层包括 第一部分，具有小于5 X IO18CnT3的Si浓度； 第二部分，具有小于5 X IO18CnT3的Si浓度；以及 在所述第一部分和所述第二部分之间提供第三部分，所述第三部分具有不小于5X IO18Cm-3的Si浓度并且具有比所述第一部分的厚度和所述第二部分的厚度的总和小的厚度。
9.一种氮化物半导体晶片包括 娃衬底； 在所述硅衬底上提供的AlN缓冲层； 在所述AlN缓冲层上提供的层叠基础层，所述层叠基础层包括多个AlN基础层和与所述AlN基础层交替层叠的多个GaN基础层；以及功能层，包括 在所述层叠基础层上提供的低浓度部件，所述低浓度部件包括氮化物半导体并且具有小于5 X IO18CnT3的Si浓度；以及 在所述低浓度部件上提供的高浓度部件，所述高浓度部件具有不小于5 X IO18CnT3的Si浓度， 所述多个GaN基础层中最靠近所述硅衬底的衬底侧GaN基础层包括 具有小于5 X IO18CnT3的Si浓度的第一部分； 具有小于5 X IO18CnT3的Si浓度的第二部分；以及 在所述第一部分和所述第二部分之间提供的第三部分，所述第三部分具有不小于5X IO18Cm-3的Si浓度并且具有比所述第一部分的厚度和所述第二部分的厚度的总和小的厚度。
10.根据权利要求9的晶片，其中 所述第三部分的厚度不小于0. I纳米并且不大于50纳米。
11.根据权利要求9的晶片，其中 除了所述多个GaN基础层中的所述衬底侧GaN基础层外，所有的GaN基础层都具有小于5X IO18CnT3的Si浓度
12.根据权利要求9的晶片，其中 所述高浓度部件的厚度不小于I. 5微米并且不大于4微米。
13.根据权利要求9的晶片，其中 所述功能层还包括 在所述高浓度部件上提供的发光部件，所述发光部件具有多个势垒层和多个阱层，在所述势垒层之间提供每个所述阱层；以及 在所述发光部件上提供P-型半导体层，所述P-型半导体层包括氮化物半导体并且包含Mg、Zn和C中的至少一种。
14.一种氮化物半导体晶片包括 娃衬底； 在所述硅衬底上提供的AlN缓冲层；以及 在所述AlN缓冲层上提供的功能层，所述功能层包括 多个低浓度部件，所述低浓度部件包括氮化物半导体并且具有小于5 X IO18CnT3的Si浓度；以及 多个高浓度部件，具有不小于5 X IO18cnT3的Si浓度，所述低浓度部件与所述高浓度部件交替层叠 每个所述高浓度部件的厚度小于每个所述低浓度部件的厚度。
15.根据权利要求14的晶片，其中 每个所述高浓度部件的厚度不小于0. I纳米并且不大于50纳米。
16.根据权利要求14的晶片，还包括 在所述AlN缓冲层之上并且在所述功能层之下形成的层叠基础层， 所述层叠基础层包括多个AlN基础层和与所述AlN基础层交替层叠的多个GaN基础层；以及 所述多个GaN基础层中最靠近所述硅衬底的衬底侧GaN基础层包括 第一部分，具有小于5 X IO18CnT3的Si浓度； 第二部分，具有小于5 X IO18CnT3的Si浓度；以及 在所述第一部分和所述第二部分之间提供第三部分，所述第三部分具有不小于5X IO18Cm-3的Si浓度并且具有比所述第一部分的厚度和所述第二部分的厚度的总和小的厚度。
17.一种用于制造氮化物半导体层的方法，所述方法包括 通过在硅衬底上提供的在AlN缓冲层上交替层叠多个AlN基础层和多个GaN基础层形成层叠基础层；以及 通过在所述层叠基础层上形成低浓度部件并且在所述低浓度部件上形成高浓度部件而形成功能层，所述低浓度部件包括氮化物半导体并且具有小于5 X IO18CnT3的Si浓度，所述高浓度部件具有不小于5 X IO18cnT3的Si浓度， 在所述多个GaN基础层中最靠近所述硅衬底的衬底侧GaN基础层的形成中，形成所述层叠基础层包括形成 第一部分，具有小于5 X IO18CnT3的Si浓度； 第二部分，具有小于5 X IO18CnT3的Si浓度；以及 在所述第一部分和所述第二部分之间提供第三部分，所述第三部分具有不小于5X IO18Cm-3的Si浓度并且具有比所述第一部分的厚度和所述第二部分的厚度的总和小的厚度。
18.根据权利要求17的方法，其中 所述第三部分的厚度不小于0. I纳米并且不大于50纳米。
19.一种用于制造氮化物半导体层的方法，所述方法包括 在硅衬底上形成的AlN缓冲层上形成功能层， 形成所述功能层包括多次重复这样的工艺，所述工艺包括 形成低浓度部件，所述低浓度部件包括氮化物半导体并且具有小于5 X IO18CnT3的Si浓度；以及 形成高浓度部件，所述高浓度部件具有不小于5 X IO18cnT3的Si浓度，每个所述高浓度部件的厚度小于每个所述低浓度部件的厚度。
20.根据权利要求19的方法，其中每个所述高浓度部件的厚度不小于0. I纳米并且不大于50纳米。
全文摘要
本发明涉及氮化物半导体器件、氮化物半导体晶片以及用于制造氮化物半导体层的方法。根据一个实施例，一种氮化物半导体器件包括层叠基础层和功能层。在AlN缓冲层上形成所述层叠基础层，所述AlN缓冲层在硅衬底上形成。所述层叠基础层包括交替层叠的AlN基础层和GaN基础层。所述功能层包括低浓度部件和在所述低浓度部件上提供的高浓度部件。在多个GaN基础层中最靠近硅衬底的衬底侧GaN基础层包括第一和第二部分，以及在所述第一和所述第二部分之间提供的第三部分。所述第三部分具有不小于5×1018cm-3的Si浓度并且具有比所述第一和所述第二部分的厚度的总和小的厚度。
文档编号H01L33/02GK102790147SQ201210017269
公开日2012年11月21日 申请日期2012年1月19日 优先权日2011年5月16日
发明者佐藤泰辅, 布上真也, 杉山直治, 洪洪, 盐田伦也, 黄钟日 申请人:株式会社 东芝