专利名称：一种集成阻变存储器的mos晶体管结构的制造方法
技术领域：
本发明属于20纳米以下的半导体存储器技术领域，具体涉及ー种集成阻变存储器的场效应晶体管结构的制造方法。
背景技术：
阻变存储器的阻变存储层的电阻值在外加电压作用下具有高阻态和低阻态两种不用的状态，其可以分别用来表征“O”和“I”两种状态。在不同的外加电压条件下，阻变存储器的电阻值在高阻态和低阻态之间可以实现可逆转换，以此来实现信息的存储。阻变存储器具有制备简单、存储密度高、操作电压低、读写速度快、保持时间长、非破坏性读取、低功耗、与传统CMOS (即互补金属氧化物半导体，CMOS是Complementary Metal OxideSemiconductor的缩写)エ艺兼容性好等优点，已成为现代存储器技术研究的热点。 目前，阻变存储器的驱动电路通常采用MOS晶体管(即场效应晶体管，MOS是Metal-Oxide- Semiconductor的缩写)结构，传统的阻变存储器与MOS晶体管的集成エ艺过程包括
首先，在硅衬底或者掺杂的阱上采用标准CMOSエ艺完成MOS晶体管的制备，如图I所示，具体エ艺过程包括1、采用扩散エ艺或者离子注入エ艺在硅衬底或者掺杂的阱100内形成源区101和漏区102。2、采用氧化工艺、薄膜淀积エ艺以及光刻エ艺和刻蚀エ艺，在硅衬底或者掺杂的阱100上形成器件的栅介质层103、栅电极104和绝缘层105，绝缘层105将栅区与器件的其它导体层隔离。接着，形成互连金属层，如图2所示，具体エ艺过程包括形成层间隔离层106井光亥IJ、刻蚀形成接触孔，再淀积形成Ru/TiN扩散阻挡层107和钨金属层108，然后采用化学机械抛光(CMP)技术平整化器件表面形成第一层互连金属。接着，依次淀积氮化硅刻蚀阻挡层109和层间隔离层110井光刻、刻蚀形成第二层互连通孔，然后淀积Ru/TiN扩散阻挡层111并电镀铜互连线112，之后采用CMP技术平整化器件表面形成第二层互连金属。最后，在互连金属层之上形成阻变存储器结构，如图3所示，具体エ艺包括依次淀积阻变材料层113与导电材料层114，然后利用光刻技术与刻蚀技术形成所需的阻变存储器结构，之后形成绝缘隔离层115。如上所述，阻变存储器与MOS晶体管的集成エ艺过程复杂，不利于エ艺集成以及器件向小型化方向的发展。
发明内容
有鉴于此，本发明的目的在于提出一种可以简化阻变存储器与MOS晶体管的集成エ艺步骤的集成阻变存储器的的MOS晶体管的制造方法。本发明提出的集成阻变存储器的MOS晶体管的制造方法，具体步骤包括
在具有第一种掺杂类型的半导体衬底表面形成第一层绝缘薄膜；
在所述第一层绝缘薄膜之上淀积形成第一层导电薄膜；在所述第一层导电薄膜之上淀积ー层光刻胶并掩膜、曝光、显影定义出栅区的位置；
刻蚀掉没有被光刻胶保护的所述第一层导电薄膜，剰余的所述第一层导电薄膜形成场效应晶体管的栅极；
剥除光刻胶；
在所述半导体衬底内所述栅极的两侧分别形成具有第二种掺杂类型的源区和漏区；
刻蚀所述源区上方的所述第一层绝缘薄膜而保留在所述漏区上方的所述第一层绝缘薄膜，所述保留在漏区上方的所述第一层绝缘薄膜形成阻变存储器的阻变存储层。进ー步地,所述的半导体衬底为娃或者为绝缘体上的娃。所述的第一层绝缘薄膜为具有高介电常数值阻变材料。所述的第一层导电薄膜为多晶硅。 更进一歩地，所述的第一种掺杂类型为η型掺杂，所述的第二种掺杂类型为P型掺杂；或者，所述的第一种掺杂类型为P型掺杂，所述的第二种掺杂类型为η型掺杂。本发明通过自对准エ艺形成MOS晶体管的源区和漏区，并且通过一次原子层淀积エ艺淀积高质量的MOS晶体管的栅介质层与阻变存储器的阻变存储层，在不增加额外的エ艺步骤的前提下，将阻变存储器与MOS晶体管集成在一起。本发明还可以兼容浅沟槽隔离エ艺或者场氧化层隔离エ艺以及源、漏的离子注入或者扩散エ艺，エ艺步骤简单，便于エ艺集成以及器件向小型化方向的发展。
图I-图3为ー种传统技术的集成阻变存储器与MOS晶体管的エ艺流程图。图4至图12为本发明所公开的集成阻变存储器的MOS晶体管结构的制造方法的一个实施例的エ艺流程图。
具体实施例方式下面结合附图与具体实施方式
对本发明作进ー步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。以下所述叙述的是采用本发明所公开的集成阻变存储器与MOS晶体管的方法制备集成阻变存储器的η型MOS晶体管结构的一个实施例的エ艺流程。图4-11描述了ー个由本发明所公开的器件所组成的集成电路中的一部分的エ序，以硅衬底为例。如果是制备集成阻变存储器的P型MOS晶体管结构，只需要将下面所描述中的η型掺杂类型与P型掺杂类型互换即可。如图4，在提供的轻掺杂P型杂质离子的硅衬底201内形成浅槽隔离(STI)结构或者场氧化层隔离结构，该エ艺过程是业界所熟知的，在本发明实施例中以STI结构203示出。接着在硅衬底201表面生长ー层氧化硅薄膜202，然后对硅衬底201进行沟道注入，该エ艺过程也是业界所熟知的。接下来，刻蚀掉氧化硅薄膜202，并将样品放入原子层淀积设备中，采用原子层淀积エ艺在硅衬底201表面生长ー层HfO2栅介质层204，如图5所示。接下来，在栅介质层204之上淀积ー层多晶硅薄膜，接着继续在多晶硅薄膜之上淀积ー层光刻胶并掩膜、曝光、显影形成图形，将器件的栅区用光刻胶保护起来，然后刻蚀掉没有被光刻胶保护的多晶硅薄膜，剰余的多晶硅薄膜形成器件的栅极205，剥除光刻胶后如图6所示。接下来，通过离子注入エ艺或者扩散エ艺在硅衬底201内、栅极205的两侧分别形成MOS晶体管的η型源区206和η型漏区207，如图7所示。在该エ艺过程中MOS晶体管的源区206和漏区207是自对准形成的。
接下来，覆盖栅极205淀积形成一层绝缘薄膜，比如为氮化硅，然后在氮化硅薄膜之上淀积ー层光刻胶并掩膜、曝光、显影形成图形，之后刻蚀掉没有被光刻胶保护的氮化硅薄膜，剰余的氮化硅薄膜形成器件的栅极侧墙208，剥除光刻胶后如图8所示。接下来，在上述结构之上淀积ー层光刻胶并掩膜、曝光、显影定义出源区206的位置，然后刻蚀掉源区206上方的栅介质层204露出源区206，其中保留漏区207上方的栅介质层204部分作为阻变存储器的阻变存储层，剥除光刻胶后如图9所示。接下来，在上述结构之上淀积ー层绝缘薄膜209作为器件的钝化层，钝化层209比如为硼磷硅玻璃，然后淀积ー层光刻胶302并掩膜、曝光、显影定义出接触孔位置，之后刻蚀钝化层209形成接触孔，如图10所示。接下来，剥除光刻胶302，然后在所述刻蚀形成的接触孔内形成金属插塞，比如为钨插塞。为增强钨金属的粘附力，通常先在接触孔内淀积ー层粘着层210，比如为TiN，然后再淀积钨金属211，将器件化学机械抛光后如图11所示。最后，淀积金属层212，比如为铝，接着在金属层212之上淀积ー层光刻胶并掩膜、曝光、显影形成图形，然后刻蚀掉没有被光刻胶保护的金属层，剰余的金属层形成器件的源极电极、栅极电极和漏极电极，剥除光刻胶后如图12所示。如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
权利要求
1.ー种集成阻变存储器的MOS晶体管结构的制造方法，其特征在于具体步骤包括 在具有第一种掺杂类型的半导体衬底表面形成第一层绝缘薄膜； 在所述第一层绝缘薄膜之上淀积形成第一层导电薄膜； 在所述第一层导电薄膜之上淀积ー层光刻胶，并掩膜、曝光、显影定义出栅区的位置； 刻蚀掉没有被光刻胶保护的所述第一层导电薄膜，剰余的所述第一层导电薄膜形成场效应晶体管的栅极； 剥除光刻胶； 在所述半导体衬底内所述栅极的两侧分别形成具有第二种掺杂类型的源区和漏区； 刻蚀所述源区上方的所述第一层绝缘薄膜而保留在所述漏区上方的所述第一层绝缘薄膜，所述保留在漏区上方的所述第一层绝缘薄膜形成阻变存储器的阻变存储层。
2.根据权利要求I所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的半导体衬底为硅或者为绝缘体上的硅。
3.根据权利要求I所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第一层绝缘薄膜为具有高介电常数值的阻变材料。
4.根据权利要求I所述的集成阻变存储器器件的场效应晶体管结构的制造方法，其特征在于，所述的第一层导电薄膜为多晶娃。
5.根据权利要求I所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第一种掺杂类型为η型掺杂，所述的第二种掺杂类型为P型掺杂。
6.根据权利要求I所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第一种掺杂类型为P型掺杂，所述的第二种掺杂类型为η型掺杂。
全文摘要
本发明属于20纳米以下的半导体存储器技术领域，具体涉及一种集成阻变存储器的MOS晶体管结构的制造方法。本发明通过自对准工艺形成MOS晶体管的源区和漏区，并且通过一次原子层淀积工艺淀积高质量的MOS晶体管的栅介质层与阻变存储器的阻变存储层，在不增加额外的工艺步骤的前提下，将阻变存储器与MOS晶体管集成在一起。本发明还可以兼容浅沟槽隔离工艺或者场氧化层隔离工艺以及源、漏的离子注入或者扩散工艺，工艺步骤简单，便于工艺集成以及器件向小型化方向的发展。
文档编号H01L21/336GK102709192SQ20121020631
公开日2012年10月3日 申请日期2012年6月21日 优先权日2012年6月21日
发明者孙清清, 张卫, 林曦, 王鹏飞 申请人:复旦大学