专利名称：一种集成阻变存储器的mos晶体管结构及其制造方法
技术领域：
本发明属于半导体存储器技术领域，具体涉及一种集成阻变存储器的场效应晶体管结构及其制造方法。
背景技术：
阻变存储器的信息读写是依靠读取或者改变阻变材料的电阻来实现的。阻变存储器的电阻值在外加电压作用下可以具有高阻态和低阻态两种不同的状态，其可以分别用来表征“O”和“I”两种状态。在不同的外加电压条件下，阻变存储器的电阻值在高阻态和低阻态之间可以实现可逆转换，以此来实现信息的存储。阻变存储器具有制备简单、存储密度高、操作电压低、读写速度快、保持时间长、非破坏性读取、低功耗、与传统CMOS(即互补金属氧化物半导体，CMOS是Complementary Metal Oxide Semiconductor的缩写)工艺兼容性好等优点，被认为是成为下一代“通用”存储器的强有力的候选者之一。 目前，阻变存储器的驱动电路通常采用MOS晶体管(即场效应晶体管，MOS是Metal-Oxide- Semiconductor的缩写)结构，且阻变存储器通常在MOS晶体管的后道互连工艺完成之后形成。传统技术的阻变存储器与MOS晶体管的集成结构如图I所示，包括在半导体衬底100上形成MOS晶体管结构、金属互连结构和阻变存储器结构。其中，MOS晶体管结构包括源区101、漏区102、栅介质层103、栅电极104和绝缘层105，绝缘层105将栅区与器件的其它导体层隔离。金属互连结构包括第一层互连中的层间隔离层106、接触孔中的扩散阻挡层107和铜互连线108，以及第二层互连中的刻蚀阻挡层109、层间隔离层110、第二层互连通孔中的扩散阻挡层111和铜互连线112。阻变存储器结构包括阻变材料层113与导电材料层114，绝缘层115将阻变存储器与器件的其它导体层隔离。如上所述的阻变存储器与MOS晶体管的集成结构复杂，不利于器件的工艺集成以及器件向小型化方向的发展。
发明内容
有鉴于此，本发明的目的在于提出能够简化阻变存储器与MOS晶体管的集成工艺步骤的阻变存储器与MOS晶体管的集成结构及其制备方法。为达到本发明的上述目的，本发明提出了一种集成阻变存储器的MOS晶体管结构，该结构包括
一个半导体衬底；
在所述半导体衬底上形成的MOS晶体管与阻变存储器；
所述的MOS晶体管的栅介质层延伸至所述的MOS晶体管的漏区表面之上；
所述的延伸至MOS晶体管的漏区表面之上的栅介质层部分形成所述的阻变存储器的阻变存储层。进一步地，所述的半导体衬底为硅或者为绝缘体上的硅。所述的场效应晶体管的栅介质层为具有高介电常数值的阻变材料。
同时，本发明还提出了上述集成阻变存储器的MOS晶体管结构的制造方法，具体步骤包括
在具有第一种掺杂类型的半导体衬底表面形成第一层绝缘薄膜；
在所述第一层绝缘薄膜之上淀积一层光刻胶，并掩膜、曝光、显影定义出MOS晶体管的源区、漏区位置；
刻蚀所述MOS晶体管的源区、漏区位置处的所述第一层绝缘薄膜露出半导体衬底；通过离子注入工艺或者扩散工艺在所述半导体衬底内形成具有第二种掺杂类型的源区和漏区；
剥除光刻胶；
刻蚀掉剩余的所述第一层绝缘薄膜； 采用原子层淀积工艺在半导体衬底表面生长第二层绝缘薄膜；
在所述第二层绝缘薄膜之上淀积形成第一层导电薄膜；
在所述第一层导电薄膜之上淀积一层光刻胶并光刻形成图形，将MOS晶体管的栅区用光刻胶保护起来；
刻蚀掉暴露出的所述第一层导电薄膜，剩余的所述第一层导电薄膜形成MOS晶体管的栅极；
剥除光刻胶；
刻蚀掉所述源区上方的第二层绝缘薄膜而保留所述漏区上方的第二层绝缘薄膜，所述漏区上方的第二层绝缘薄膜形成阻变存储器的阻变存储层。进一步地，所述的第一层绝缘薄膜为氧化硅。所述的第二层绝缘薄膜为具有高介电常数值的阻变材料，比如为Al2O3或者为Hf02。所述的第一层导电薄膜为掺杂的多晶硅，其掺杂类型可以为η型掺杂也可以为P型掺杂。更进一步地，所述的第一种掺杂类型为η型掺杂，所述的第二种掺杂类型为P型掺杂；或者，所述的第一种掺杂类型为P型掺杂，所述的第二种掺杂类型为η型掺杂。本发明经过一次原子层淀积工艺来获得高质量的MOS晶体管的栅介质层与阻变存储器的阻变存储层，在不增加额外的工艺步骤的前提下，将阻变存储器与MOS晶体管集成在一起，工艺步骤简单，而且可以兼容浅沟槽隔离工艺或者场氧化层隔离工艺以及源、漏的离子注入或者扩散工艺，便于工艺集成。
图I为一种传统技术的集成阻变存储器的MOS晶体管结构的截面图。图2为本发明所公开的集成阻变存储器的MOS晶体管结构的一个实施例的截面图。图3至图11为本发明所公开的集成阻变存储器的MOS晶体管结构的制造方法的一个实施例的工艺流程图。
具体实施例方式下面结合附图与具体实施方式
对本发明作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。图2为本发明所公开的集成阻变存储器的MOS晶体管结构的一个实施例，它是沿该器件沟道长度方向的截面图。如图2所示，该器件通常在一个半导体衬底或者掺杂的阱20内形成，所述的半导体衬底或者掺杂的阱20 —般被低浓度的η型或者P型杂质掺杂过。源区21、漏区22与衬底或阱20的掺杂类型相反。源区21作为MOS晶体管的源极可以与外部电极31直接或者通过一个接触体连接，MOS晶体管的栅极25可以与外部电极32直接或者通过一个接触体连接。MOS晶体管的栅介质层24超出栅极并延伸至漏区22之上，其中延伸至漏区22之上的栅介质层24a部分形成阻变存储器的阻变存储层，阻变存储层24a与外部电极33直接或者通过一个接触体连接。本发明所提出的集成阻变存储器的MOS晶体管结构可以通过很多方法制造，以下所述叙述的是本发明所公开的一种如图2所示结构的集成阻变存储器的η型MOS晶体管结构的制造方法的一个实施例。图3-11描述了一个由本发明所公开的如图2所示结构的集 成阻变存储器的η型MOS晶体管结构所组成的集成电路中的一部分的工序，以硅衬底为例。如果是制备集成阻变存储器的P型MOS晶体管结构，只需要将下面所描述中的η型掺杂类型与P型掺杂类型互换即可。如图3，在提供的轻掺杂P型杂质离子的硅衬底201内形成浅沟槽隔离(STI)结构或者场氧化层隔离结构，该工艺过程是业界所熟知的，在本发明实施例中以STI结构202示出。接着，在娃衬底表面生长一层氧化娃薄膜203。接下来，在氧化硅薄膜203之上淀积一层光刻胶301并掩膜、曝光、显影定义出MOS晶体管的源区与漏区的位置，再刻蚀掉暴露出的氧化硅薄膜203露出衬底表面，然后通过离子注入工艺在硅衬底201内形成器件的η型源区204和η型漏区205，如图4所示。接下来，剥除光刻胶301并刻蚀掉剩余的氧化硅薄膜203，然后将样品放入原子层淀积设备中，采用原子层淀积工艺在衬底表面生长一层HfO2栅介质层206，如图5所示。接下来，在栅介质层206之上先淀积一层掺杂的多晶硅，其掺杂类型可以为P型掺杂也可以为η型掺杂。再在多晶硅薄膜之上淀积一层光刻胶302并掩膜、曝光、显影形成图形，将MOS晶体管的栅区用光刻胶保护起来，然后刻蚀掉暴露出的多晶硅薄膜，剩余的多晶硅薄膜形成MOS晶体管的栅极207，栅极207位于源区204与漏区205之间的衬底之上，如图6所示。接下来，先剥除光刻胶302，再覆盖所述栅极207淀积一层绝缘薄膜，比如为氮化硅，然后再次淀积一层光刻胶并掩膜、曝光、显影形成图形，接着刻蚀掉暴露出的氮化硅薄膜，剩余的氮化硅薄膜形成MOS晶体管的栅极侧墙208，剥除光刻胶后如图7所示。接下来，在上述结构之上淀积一层光刻胶并掩膜、曝光、显影定义出源区204的位置，然后刻蚀掉暴露出的源区204上方的栅介质层部分，其中保留漏区205上方的栅介质层部分作为阻变存储器的阻变存储层，剥除光刻胶后如图8所示。接下来，覆盖上述结构淀积一层绝缘薄膜209作为器件的钝化层，钝化层209比如为硼磷硅玻璃，然后在所述钝化层之上淀积一层光刻胶303并掩膜、曝光、显影定义出接触孔的位置，之后刻蚀掉暴露出的钝化层209形成接触孔，如图9所示。接下来，剥除光刻胶303，然后在所述刻蚀形成的接触孔内形成金属插塞，比如为钨插塞。为增强钨金属的粘附力，通常先在接触孔内淀积一层粘着层210，比如为TiN，然后再淀积钨金属211，将器件进行化学机械抛光后如图10所示。最后，在所形成的器件结构之上淀积一层金属层212，比如为铝，然后在金属层212之上淀积一层光刻胶并掩膜、曝光、显影形成图形，之后刻蚀掉暴露出的金属层，剩余的金属层形成源极电极、栅极电极和漏极电极，剥除光刻胶后如图11所示。如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体 实例。
权利要求
1.一种集成阻变存储器的场效应晶体管结构，包括 一个半导体衬底； 在所述半导体衬底上形成的场效应晶体管与阻变存储器； 其特征在于， 所述的场效应晶体管的栅介质层延伸至所述的场效应晶体管的漏区表面之上； 所述的延伸至场效应晶体管的漏区表面之上的栅介质层部分形成所述阻变存储器的阻变存储层。
2.根据权利要求I所述的集成阻变存储器的场效应晶体管结构，其特征在于，所述的半导体衬底为硅或者为绝缘体上的硅。
3.根据权利要求I所述的集成阻变存储器的场效应晶体管结构，其特征在于，所述的场效应晶体管的栅介质层为具有高介电常数值的阻变材料。
4.一种集成阻变存储器的场效应晶体管结构的制造方法，其特征在于具体步骤包括 在具有第一种掺杂类型的半导体衬底表面形成第一层绝缘薄膜； 在所述第一层绝缘薄膜之上淀积一层光刻胶，并掩膜、曝光、显影定义出MOS晶体管的源区、漏区位置； 刻蚀所述MOS晶体管的源区、漏区位置处的所述第一层绝缘薄膜露出半导体衬底；通过离子注入工艺或者扩散工艺在所述半导体衬底内形成具有第二种掺杂类型的源区和漏区； 剥除光刻胶； 刻蚀掉剩余的所述第一层绝缘薄膜； 采用原子层淀积工艺在半导体衬底表面生长第二层绝缘薄膜； 在所述第二层绝缘薄膜之上淀积形成第一层导电薄膜； 在所述第一层导电薄膜之上淀积一层光刻胶并光刻形成图形，将MOS晶体管的栅区用光刻胶保护起来； 刻蚀掉暴露出的所述第一层导电薄膜，剩余的所述第一层导电薄膜形成MOS晶体管的栅极； 剥除光刻胶； 刻蚀掉所述源区上方的第二层绝缘薄膜而保留所述漏区上方的第二层绝缘薄膜，所述漏区上方的第二层绝缘薄膜形成阻变存储器的阻变存储层。
5.根据权利要求4所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第一层绝缘薄膜为氧化硅。
6.根据权利要求4所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第二层绝缘薄膜为具有高介电常数值的阻变材料。
7.根据权利要求4所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第一层导电薄膜为掺杂的多晶硅，其掺杂类型可以为η型掺杂也可以为P型掺杂。
8.根据权利要求4所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第一种掺杂类型为η型掺杂，所述的第二种掺杂类型为P型掺杂。
9.根据权利要求4所述的集成阻变存储器的场效应晶体管结构的制造方法，其特征在于，所述的第一种掺杂类型为P型掺杂，所述的第二种掺杂 类型为η型掺杂。
全文摘要
本发明属于半导体存储器技术领域，具体涉及一种集成阻变存储器的MOS晶体管结构及其制造方法。本发明提出的集成阻变存储器的MOS晶体管结构包括在衬底上形成的MOS晶体管和阻变存储器，所述MOS晶体管的栅介质层延伸至所述MOS晶体管的漏区表面之上，所述延伸至MOS晶体管的漏区表面之上的栅介质层部分形成所述阻变存储器的阻变存储层。本发明经过一次原子层淀积工艺来获得高质量的MOS晶体管的栅介质层与阻变存储器的阻变存储层，将阻变存储器与MOS晶体管集成在一起，工艺步骤简单，而且可以兼容浅沟槽隔离工艺或者场氧化层隔离工艺以及源、漏的离子注入或者扩散工艺，便于工艺集成。
文档编号H01L27/24GK102709308SQ201210206510
公开日2012年10月3日 申请日期2012年6月21日 优先权日2012年6月21日
发明者孙清清, 张卫, 林曦, 王鹏飞 申请人:复旦大学