半导体结构及其制作工艺的制作方法
【专利摘要】本发明公开一种半导体结构及其制作工艺，该半导体结构包含有一功函数金属层、一（功函数）金属氧化层以及一主电极。功函数金属层位于一基底上。（功函数）金属氧化层位于功函数金属层上。主电极位于（功函数）金属氧化层上。此外，本发明也提供一种半导体制作工艺，用以形成上述的半导体结构。
【专利说明】半导体结构及其制作工艺
【技术领域】
[0001]本发明涉及一种半导体结构及其制作工艺，且特别涉及一种半导体结构及其制作工艺，其在功函数金属层上形成一金属氧化层。
【背景技术】
[0002]在现有半导体产业中，多晶硅广泛地应用于半导体元件如金氧半导体(metal-oxide-semiconductor,M0S)晶体管中，作为标准的栅极填充材料选择。然而，随着MOS晶体管尺寸持续地微缩,传统多晶娃栅极因硼穿透(boron penetration)效应导致元件效能降低，及其难以避免的空乏效应(depletion effect)等问题,使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界更尝试以新的栅极填充材料，例如利用功函数(work function)金属来取代传统的多晶娃栅极，用以作为匹配高介电常数(High-K)栅极介电层的控制电极。
[0003]一般而言，以功函数金属取代传统的多晶硅栅极所形成的金属栅极的作法:先形成一牺牲栅极于一基底上；再形成一间隙壁于牺牲栅极侧边的基底上；然后再利用间隙壁自动对准地于间隙壁旁的基底中形成一源/漏极区；之后覆盖并平坦化一层间介电层于基底上；然后移除牺牲栅极以形成一凹槽，并再依序填入一功函数金属层、一阻障层及铝等于凹槽中以形成一金属栅极。
[0004]然而，现今的半导体元件的尺寸日益微缩，又在填入功函数金属层之后，还须再填入阻障层等其他材料层，且此材料层必须有足够的厚度以阻挡其上的铝向下扩散，因而占据了部分的凹槽的体积及缩减了凹槽的开口尺寸，因而常发生后续铝填洞困难的问题。再者，在半导体元件的尺寸微缩下，所填入的铝所占的体积及所露出的表面积也日趋缩小，致使增加后续形成于其上的接触插塞与铝的接触电阻。此外，随着半导体元件的精密化及精致化，其电性需求更为严苛，如何改善半导体元件的功函数值以符合所需也为当今的重要议题。
【发明内容】
[0005]本发明的目的在于提出一种半导体结构及其制作工艺，其在一功函数金属层上形成一金属氧化层，以解决上述问题。
[0006]为达上述目的，本发明提供一种半导体结构，包含有一功函数金属层、一功函数金属氧化层以及一主电极。功函数金属层位于一基底上。功函数金属氧化层位于功函数金属层上。主电极位于功函数金属氧化层上。
[0007]本发明还提供一种半导体结构，包含有一功函数金属层、一金属氧化层以及一主电极。功函数金属层位于一基底上。金属氧化层位于功函数金属层上。主电极位于金属氧化层上。
[0008]本发明还提供一种半导体制作工艺，包含有下述步骤。首先，形成一功函数金属层于一基底上。接着，形成一金属氧化层于功函数金属层上。然后，形成一主电极于金属氧化层上。
[0009]基于上述，本发明提出一种半导体结构及其制作工艺，其在一功函数金属层上形成一金属氧化层。如此一来，本发明可改善填洞困难、降低接触插塞与铝的接触电阻以及微调所形成的金属栅极的功函数值，进而改善所形成的半导体元件的性能。
【专利附图】
【附图说明】
[0010]图1-图8为本发明一实施例的半导体制作工艺的剖面示意图；
[0011]图9为本发明一实施例的CMOS晶体管的剖面示意图。
[0012]主要元件符号说明
[0013]10:绝缘结构
[0014]110:基底
[0015]122:缓冲层
[0016]124:栅极介电层
[0017]126:阻障层
[0018]128:牺牲电极层
[0019]129:间隙壁
[0020]130:源/漏极区
[0021]140:层间介电层
[0022]150,212,222:功函数金属层
[0023]160、224:金属氧化层
[0024]170、230:阻障暨润湿层
[0025]180:氮化钛/钛层
[0026]182:氮化钛层
[0027]184:钛层
[0028]186:过渡层
[0029]190、240:主电极
[0030]200:CM0S 晶体管
[0031]210:PM0S 晶体管
[0032]220:NM0S 晶体管
[0033]G:牺牲栅极
[0034]M:金属栅极
[0035]Pl:氧化制作工艺
[0036]R、r:凹槽
【具体实施方式】
[0037]本发明所提供的半导体制作工艺，可适用于前置高介电常数后栅极(Gate-Lastfor High-K First)制作工艺、后置高介电常数后栅极(Gate-Last for High-K Last)制作工艺等，且本发明也可适用于单一 MOS晶体管或CMOS晶体管等。再者，本发明以具有金属栅极的平面MOS晶体管为例，但本发明也可应用于其他具有金属栅极的鳍状场效晶体管(Fin-shaped field effect transistor, FinFET)与三栅极场效晶体管(tr1-gate MOSFET)等。为简化说明致使本发明更清晰易懂，以下以单一平面MOS晶体管应用一前置高介电常数后栅极(Gate-Last for High-K First)制作工艺为例,但本发明不以此为限。
[0038]图1-图8绘示本发明一实施例的半导体制作工艺的剖面示意图。如图1所示，提供一基底110。基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆娃基底(graphene-on-silicon)或一娃覆绝缘(silicon-on-1nsulator, SOI)基底等半导体基底。形成一绝缘结构10于基底110中，以电性绝缘各晶体管。绝缘结构10例如为一浅沟隔离(shallow trench isolation, STI)结构，其例如以浅沟隔离制作工艺形成，详细形成方法为本领域所熟知故不再赘述，但本发明不以此为限。
[0039]接续，由下而上依序形成一缓冲层(未绘示)、一栅极介电层(未绘示)、一阻障层(未绘示)以及一牺牲电极层(未绘示)覆盖基底110 ;随之，将牺牲电极层(未绘示)、阻障层(未绘示)、栅极介电层(未绘示)以及缓冲层(未绘示)图案化，以形成一缓冲层122、一栅极介电层124、一阻障层126以及一牺牲电极层128于基底110上。此时则由缓冲层122、栅极介电层124、阻障层126以及牺牲电极层128，形成一牺牲栅极G。此外，在其他实施态样中，牺牲栅极G顶部可选择性设置一盖层(未绘示)当作图案化的硬掩模。
[0040]缓冲层122可为一氧化层，其例如以热氧化制作工艺或化学氧化制作工艺形成，但本发明不以此为限。缓冲层122位于栅极介电层124与基底110之间，以作为栅极介电层124与基底110缓冲之用。本实施例为一前置高介电常数后栅极(Gate-Last for High-KFirst)制作工艺，因此本实施例的栅极介电层124为一高介电常数栅极介电层，其可选自氧化給(hafnium oxide,HfO2)、娃酸給氧化合物(hafnium silicon oxide,HfSiO4)、娃酸給氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化招(aluminum oxide, Al2O3)、氧化镧(lanthanum oxide, La2O3)、氧化组(tantalum oxide, Ta2O5)、氧化宇乙(yttrium oxide,Y2O3)、氧化错(zirconium oxide, ZrO2)、钦酸银(strontium titanate oxide, SrTi03)、娃酸错氧化合物(zirconium silicon oxide, ZrSiO4)、错酸給(hafnium zirconiumoxide, HfZrO4)、银秘组氧化物 (strontium bismuth tantalate, SrBi2Ta2O9, SBT)、错钦酸铅(lead zirconate titanate, PbZrxTi1^O3, PZT)与钦酸钡银(barium strontiumtitanate, BaxSr1^xTiO3, BST)所组成的群组,但本发明不以此为限。在另一实施例中，当应用于一后置高介电常数后栅极(Gate-Last for High-K Last)制作工艺时，则栅极介电层124将于后续制作工艺中先被移除，再另外填入高介电常数栅极介电层，故此实施态样下的栅极介电层124可仅为一般方便于后续制作工艺中移除的牺牲材料。阻障层126位于栅极介电层124上，用以于移除牺牲电极层128时当作蚀刻停止层来保护栅极介电层124，并可防止后续位于其上的金属成分向下扩散污染栅极介电层124。阻障层126例如为氮化钽(tantalum nitride, TaN)、氮化钛(titanium nitride, TiN)等的单层结构或复合层结构。牺牲电极层128可例如由多晶硅所形成，但本发明不以此为限。
[0041]然后，形成一间隙壁129于牺牲栅极G侧边的基底110上，再进行一离子注入制作工艺，以自动对准地于其侧边的基底110中形成一源/漏极区130。间隙壁129例如是以氮化硅或氧化硅等材质所组成的单层或多层复合结构。之后，可选择性地进行一自动对准金属娃化物(Salicide)制作工艺以形成一金属娃化物(未绘不)于源/漏极区130上；覆盖一接触洞蚀刻停止层(contact etch stop layer, CESL)(未绘示)于基底110上。然后,再覆盖一层间介电层(未绘示)于基底110以及牺牲栅极G上，再将其平坦化而形成一层间介电层140并曝露牺牲电极层128。
[0042]而后，可例如以蚀刻制作工艺，移除牺牲电极层128。如图2所示，暴露出阻障层126并形成一凹槽R。如图3所示，形成一功函数金属层150顺应地覆盖凹槽R及层间介电层140。在一实施例中，功函数金属层150为一满足晶体管所需功函数要求的金属，其可为单层结构或复合层结构，例如氮化钛(titanium nitride, TiN)、碳化钛(titaniumcarbide, TiC)、氮化组(tantalum nitride, TaN)、碳化组(tantalum carbide, TaC)、碳化鹤(tungsten carbide, WC)、招钦(titanium aluminide, TiAl)或氮化招钦(aluminumtitanium nitride, TiAlN)等。举例而言,功函数金属层150可例如为一氮化钛层,适于形成一 PMOS晶体管(功函数约介于4.8eV与5.2eV之间)。在本实施例中，功函数金属层150为一铝钛层，适于形成一 NMOS晶体管(功函数约介于3.9eV与4.3eV之间)。
[0043]如图4所示，形成一金属氧化层160于功函数金属层150上，以防止后续形成于金属氧化层160上的金属等成分向下扩散。在本实施例中，金属氧化层160由进行一氧化制作工艺P1，而将功函数金属层150表面氧化而得，因此金属氧化层160为此功函数金属层150的功函数金属氧化层，但本发明不以此为限。具体实施来说，可直接在一制作工艺舱中沉积功函数金属层150之后，旋即将制作工艺舱破真空，使功函数金属层150暴露于空气中，SP可将功函数金属层150表面氧化为金属氧化层160。在其他实施例中，金属氧化层160也可由通入氧气、臭氧或水蒸气等至制作工艺舱中而得，或者可将金属氧化层160放置或暴露于具有此类气体的环境中。当然，金属氧化层160所形成的厚度，可依据实际需求调整功函数金属层150暴露于空气的时间，通入于功函数金属层150的氧气、臭氧或水蒸气的浓度及通入时间，或者将功函数金属层150暴露于具有氧气、臭氧或水蒸气等此类气体的环境的暴露的时间或者气体浓度含量而定。由于本实施例的功函数金属层150为一铝钛层，是以将功函数金属层150氧化所形成金属氧化层160则为一铝钛氧化层，而其化学式可包含TixAlyOz, x、y、z均大于O,而各比例依通入的氧气、臭氧或水蒸气的浓度等所决定。在一实施例中，铝钛氧化层的化学式可为TiAlO，但本发明不以此为限。
[0044]如图5所示，接续形成一阻障暨润湿层170于金属氧化层160上，此阻障暨润湿层170同时具有阻障层以及润湿层的功用。意即，阻障暨润湿层170—方面可避免后续形成于其上的金属成分向下扩散，另一方面又可提供后续欲形成于其上的金属，例如铝，容易附着于其上，而不会产生孔隙等问题，因而能改善所形成的半导体元件的结构而降低其等效电阻。举例而言，可进行一原位(in-situ)制作工艺以形成一阻障暨润湿层170。在本实施例中，阻障暨润湿层170为一氮化钛/钛层(下层为氮化钛层而上层为钛层)，而形成的方法可先在镀钛时通入氮气以形成氮化钛层，再原位停止氮气通入以形成钛层。如图6所示，以此种原位(in-situ)制作工艺所形成的氮化钛/钛层180的结构可包含一氮化钛层182、一钛层184，以及一过渡层186于氮化钛层182以及钛层184之间，其中氮化钛层182具有阻障层的功用，而钛层184则具有润湿层的功能，但本发明不以此为限。本发明以原位(in-situ)制作工艺形成阻障暨润湿层170，可大幅减少现今半导体制作工艺中先形成一阻障层再形成一润湿层的厚度。
[0045]在另一实施例中，阻障暨润湿层170可为一钛/氮化钛/钛层(下层为钛层，中间层为氮化钛层，而上层为钛层)，而形成的方法:可先形成一钛层；然后进行一氮化制作工艺，其例如为一通入氮气的制作工艺，以将钛层的顶面转换为一氮化钛层；然后，再原位形成一钛层于氮化钛层上，但本发明不以此为限。
[0046]如图7所示，形成一主电极190于阻障暨润湿层170上，并填满凹槽R。在本实施例中主电极190由铝组成。在其他实施例中，主电极190可由钨、钛铝合金(TiAl)或钴钨磷化物(cobalt tungsten phosphide, CoffP)等低电阻材料所构成。接着，平坦化主电极190、阻障暨润湿层170、金属氧化层160以及功函数金属层150后，而如图8所示，形成一金属栅极M。
[0047]在此强调，本发明形成金属氧化层160于功函数金属层150上，即可进一步防止后续形成于其上的主电极190等金属向下扩散至功函数金属层150，因而可降低等效漏电流密度(leakage current density,Jg)。更进一步而言,本发明的金属氧化层160是将功函数金属层150氧化，故不会再另外增加一层厚度，而占据后续所形成的阻障暨润湿层170以及主电极190的空间。并且，由于形成了金属氧化层160可阻挡铝等其上的主电极190等金属向下扩散，是以功函数金属层150的厚度可减少。举例而言，当功函数金属层150为一铝钛金属层而金属氧化层160为一氧化铝钛金属层，铝钛金属层的厚度可减少例如由约100埃(angstroms)降至30埃(angstroms),即可达到所需的等效漏电流密度(leakage currentdensity，Jg)。再者，搭配本发明的形成阻障暨润湿层170的方法，由于本发明已先形成了金属氧化层160阻挡金属向下扩散，因而可大幅降低阻障暨润湿层170的厚度。因此，本发明可有效达到阻挡上方金属向下扩散，并且增加主电极190等金属可填入的空间。如此一来，本发明可改善现有所述的填洞困难的问题。并且，由于主电极190等金属所填入的体积增加，且后续形成于其上的接触插塞(未绘示)与铝的接触面积增加，俾使接触插塞(未绘示)更能远离阻障暨润湿层170，进而降低接触电阻。具体而言，相较于现今半导体制作工艺中先形成一 40埃(angstrom)的阻障层再利用非原位(ex-situ)制作工艺形成一 120埃(angstrom)的润湿层，吾人经由实验证实，本发明仅需制作出阻障暨润湿层170为90埃(angstrom)而可达到前述的目的，其中氮化钛层182的厚度为40埃(angstrom)以及钛层184的厚度为50埃(angstrom),而二者之间化再部分自行反应为过渡层186。
[0048]更进一步来说，本发明的具有上述的优势对于一 CMOS晶体管更显重要。如图9所示，绘示本发明一实施例的CMOS晶体管的剖面示意图。CMOS晶体管200包含一 PMOS晶体管210以及一 NMOS晶体管220。在制作工艺过程中，会先形成适用于PMOS晶体管的一功函数金属层212于PMOS晶体管210中，一般而言功函数金属层212可能为一氮化钛层,但本发明不以此为限，然后，再同时形成适用于NMOS晶体管的一功函数金属层222，例如一铝钛层，于PMOS晶体管210以及NMOS晶体管220中。如此一来，由于PMOS晶体管210具有功函数金属层212以及222，则其凹槽r所能再填入的空间更少，而本发明的功能则恰可解决此问题。如图9所示，可应用本发明的半导体制作工艺在功函数金属层222上形成一金属氧化层224。然后，形成一阻障暨润湿层230于金属氧化层224上。之后，再填入主电极层240于凹槽r中。CMOS晶体管的制作工艺为本领域所熟知，且本发明的应用于CMOS晶体管200的方法与上述应用于单一 MOS晶体管类似，故不再赘述。
[0049]另外，本发明的形成金属氧化层160/224于功函数金属层150/222上，以及形成阻障暨润湿层170/230的方法，皆可通过在制作工艺中调整金属氧化层160/224与阻障暨润湿层170/230的厚度而微调所形成的金属栅极M的功函数值，以改善所形成的半导体元件的性能。
[0050]综上所述，本发明提出一种半导体结构及其制作工艺，其在功函数金属层上形成金属氧化层，并再形成阻障暨润湿层于金属氧化层上。如此一来，本发明的金属氧化层可防止主电极等金属向下扩散至功函数金属层，以降低等效漏电流密度(leakage currentdensity, Jg)。再者，搭配形成阻障暨润湿层，则可达到阻挡上方金属向下扩散，并且增加主电极等金属可填入的空间。是以，本发明可改善填洞困难、降低接触插塞(未绘示)与铝的接触电阻以及微调所形成的金属栅极的功函数值等问题，进而改善所形成的半导体元件的性倉泛。
[0051]以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
【权利要求】
1.一种半导体结构，包含有: 功函数金属层，位于一基底上； 功函数金属氧化层，位于该功函数金属层上；以及 主电极，位于该功函数金属氧化层上。
2.如权利要求1所述的半导体结构，其中该功函数金属层包含NMOS晶体管的功函数金属层。
3.如权利要求2所述的半导体结构，其中该功函数金属层包含钛铝层。
4.如权利要求3所述的半导体结构，其中该功函数金属氧化层包含钛铝氧化层。
5.如权利要求1所述的半导体结构,其中该主电极包含铝。
6.如权利要求1所述的半导体结构，还包含: 阻障暨润湿层，位于该功函数金属氧化层以及该主电极之间。
7.如权利要求6所述的半导体结构，其中该阻障暨润湿层包含氮化钛/钛层。
8.如权利要求6所述的半导体结构，其中该阻障暨润湿层包含一钛/氮化钛/钛层。
9.一种半导体结构，包含有: 功函数金属层，位于一基底上； 金属氧化层，位于该功函数金属层上；以及 主电极，位于该金属氧化层上。
10.如权利要求9所述的半导体结构，其中该功函数金属层包含NMOS晶体管的功函数金属层。
11.如权利要求10所述的半导体结构，其中该功函数金属层包含钛铝层。
12.如权利要求11所述的半导体结构，其中该金属氧化层包含钛铝氧化层。
13.如权利要求9所述的半导体结构，其中该主电极包含铝。
14.如权利要求9所述的半导体结构，还包含: 阻障暨润湿层，位于该金属氧化层以及该主电极之间。
15.如权利要求14所述的半导体结构，其中该阻障暨润湿层包含氮化钛/钛层。
16.如权利要求14所述的半导体结构，其中该阻障暨润湿层包含钛/氮化钛/钛层。
17.一种半导体制作工艺，包含有: 形成一功函数金属层于一基底上； 形成一金属氧化层于该功函数金属层上；以及 形成一主电极于该金属氧化层上。
18.如权利要求17所述的半导体制作工艺，其中该功函数金属层包含NMOS晶体管的功函数金属层。
19.如权利要求18所述的半导体制作工艺，其中该功函数金属层包含钛铝层。
20.如权利要求19所述的半导体制作工艺，其中该金属氧化层包含钛铝氧化层。
21.如权利要求17所述的半导体制作工艺，其中形成该金属氧化层的方法包含氧化该功函数金属层的表面以形成一金属氧化层。
22.如权利要求21所述的半导体制作工艺，其中氧化该功函数金属层的方法是以将该功函数金属层暴露于空气中。
23.如权利要求17所述的半导体制作工艺，其中该主电极包含由铝组成。
24.如权利要求17所述的半导体制作工艺，在形成该金属氧化层之后，还包含:形成一阻障暨润湿层于该金属氧化层上。
25.如权利要求24所述的半导体制作工艺，其中该阻障暨润湿层是以原位(in-situ)形成。
26.如权利要求24所述的半导体制作工艺，其中该阻障暨润湿层包含氮化钛/钛层。
27.如权利要求24所述的半导体制作工艺，其中该阻障暨润湿层包含钛/氮化钛/钛层。
28.如权利要求27所述的半导体制作工艺，其中形成该阻障暨润湿层包含依序形成一钛层于该金属氧化层上，进行一氮化制作工艺于该钛层顶面以形成一氮化钛层于该钛层上，再原位形成一钛层于该氮化钛层上。
【文档编号】H01L29/423GK103515421SQ201210217772
【公开日】2014年1月15日 申请日期:2012年6月27日 优先权日:2012年6月27日
【发明者】蔡旻錞, 黄信富, 许启茂, 林进富, 陈健豪, 陈威宇, 孙启原, 谢雅雪, 郑存闵 申请人:联华电子股份有限公司