一种沟槽肖特基mos半导体装置及其制备方法
【专利摘要】本发明提出一种沟槽肖特基MOS半导体装，将肖特基势垒结代替传统MOS器件的源区和体区，通过栅极偏压在漂移区形成高浓度的载流子区域，形成器件的沟道；同时本发明将电荷补偿结构引入到沟槽肖特基MOS结构中。
【专利说明】一种沟槽肖特基MOS半导体装置及其制备方法
【技术领域】
[0001]本发明主要涉及到一种沟槽肖特基MOS半导体装置，本发明还涉及一种沟槽肖特基M0s半导体装置的制备工艺。
【背景技术】
[0002]具有沟槽结构和超结结构的半导体器件，已成为器件发展的重要趋势。对于功率半导体器件，不断降低导通电阻和不断提高电流密度的要求成为器件发展的重要趋势。
[0003]传统沟槽MOS器件在沟槽内壁生长有栅氧，沟槽内填充有多晶硅，沟槽边侧半导体材料依次设置有源区、体区和漏区，器件开通状态下的导通电阻主要受到漂移层电阻和沟导电阻的影响。
【发明内容】
[0004]本发明提出一种沟槽肖特基MOS半导体装置。
[0005]一种沟槽肖特基MOS半导体装置，其特征在于:包括:衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个沟槽，位于漂移层中，沟槽内壁有绝缘层，沟槽内填充有多晶半导体材料或金属作为栅电极；肖特基势垒结，位于沟槽之间的漂移层表面；沟道区，为漂移层中临靠沟槽侧壁和肖特基势垒结的第一传导类型的半导体材料。
[0006]一种沟槽肖特基MOS半导体装置的制备方法，其特征在于:包括如下步骤:在衬底层上通过外延生产形成第一传导类型的半导体材料漂移层；在表面形成绝缘层，在待形成沟槽区域表面去除绝缘层；进行刻蚀半导体材料，形成沟槽；在沟槽内依次形成绝缘层和多晶半导体材料，反刻蚀多晶半导体材料，淀积绝缘材料；去除部分绝缘层，淀积势垒金属，形成肖特基势垒结；进行电极金属淀积，反刻蚀金属。
[0007]本发明的一种沟槽肖特基MOS半导体装置，将肖特基势垒结代替传统MOS器件的源区和体区，通过栅极偏压在漂移区形成高浓度的载流子区域，形成器件的沟道；同时本发明将电荷补偿结构引入到沟槽肖特基MOS结构中。
【专利附图】
【附图说明】
[0008]图1为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
[0009]图2为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
[0010]图3为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
[0011]图4为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
[0012]图5为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
[0013]图6为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
[0014]图7为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
[0015]图8为本发明一种沟槽肖特基MOS半导体装置剖面示意图。[0016]其中，
[0017]1、衬底层；
[0018]2、漂移层；
[0019]3、肖特基势垒结；
[0020]4、沟道区；
[0021]5、氧化层；
[0022]6、P型单晶半导体材料；
[0023]7、栅极N型多晶半导体材料；
[0024]8、一氧化硅；
[0025]9、三氧化二铝；
[0026]10、金属。
【具体实施方式】
[0027]实施例1
[0028]图1示出了本发明一种沟槽肖特基MOS半导体装置剖面示意图，下面结合图1详细说明通过本发明的一种沟槽肖特基MOS半导体装置。
[0029]一种沟槽肖特基MOS半导体装置包括:衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为lE19cm_3 ;漂移层2，位于衬底层I之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为lE16cm_3，厚度为38um;肖特基势垒结3，位于漂移层2表面；沟道区4，临靠沟槽和肖特基势垒结3 ;氧化层5，为硅材料的氧化物，位于沟槽内壁；栅极N多晶半导体材料7，位于沟槽内，为高浓度杂质掺杂的多晶半导体材料。
[0030]本实施例的工艺制造流程如下:
[0031]第一步，在衬底层I上通过外延生产形成漂移层2 ；
[0032]第二步，在表面热氧化形成氧化层5，在待形成沟槽区域表面去除氧化层5 ；
[0033]第三步，进行干法刻蚀，去除半导体材料，形成沟槽；
[0034]第四步，进行热氧化，然后在沟槽内淀积形成栅极N多晶半导体材料7，然后淀积
二氧化硅；
[0035]第五步，光刻腐蚀，去除部分氧化层5，淀积势垒金属烧结形成肖特基势垒结3，如图1所示；
[0036]第六步，淀积电极金属，光刻腐蚀工艺腐蚀去除部分电极金属，为器件弓I出肖特基阳极和器件的栅极，然后在此基础上，通过背面金属化工艺为器件引出漏极。
[0037]图2实例为在图1器件制造的基础上，将沟槽底部的氧化层加厚，以实现更好的反向阻断特性。
[0038]图3实例为在图1器件制造的基础上，通过刻蚀沟槽间的硅材料，降低肖特基势垒结表面高度。
[0039]实施例2
[0040]图4示出了本发明一种沟槽肖特基MOS半导体装置剖面示意图，下面结合图4详细说明通过本发明的一种沟槽肖特基MOS半导体装置。
[0041]一种沟槽肖特基MOS半导体装置包括:衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为lE19cm_3 ;漂移层2，位于衬底层I之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为lE16cm_3，厚度为38um;肖特基势垒结3，位于漂移层2表面；沟道区4，临靠沟槽和肖特基势垒结3 ;氧化层5，为硅材料的氧化物，位于沟槽内壁；栅极N多晶半导体材料7，位于沟槽内，为高浓度杂质掺杂的多晶半导体材料。P型单晶半导体材料6，位于沟槽底，为P传导类型的半导体硅材料，硼原子掺杂浓度为lE16cm_3，厚度为33um。
[0042]本实施例的工艺制造流程如下:
[0043]第一步，在衬底层I上通过外延生产形成漂移层2 ；
[0044]第二步，在表面热氧化形成氧化层5，在待形成沟槽区域表面去除氧化层5 ；
[0045]第三步，进行干法刻蚀，去除半导体材料，形成沟槽；
[0046]第四步，淀积P型单晶半导体材料6，反刻蚀P型单晶半导体材料6 ;
[0047]第五步，进行热氧化，然后在沟槽内淀积形成栅极N多晶半导体材料7，然后淀积二氧化硅；
[0048]第六步，光刻腐蚀，去除部分氧化层5，淀积势垒金属烧结形成肖特基势垒结3，如图4所示；
[0049]第七步，淀积电极金属，光刻腐蚀工艺腐蚀去除部分电极金属，为器件弓I出肖特基阳极和器件的栅极，然后在此基础上，通过背面金属化工艺为器件引出漏极。
[0050]图5实例为在图4器件制造的基础上，去除了沟槽底部的氧化层。
[0051]图6实例为在图4器件制造的基础上，将一氧化硅材料设置在沟槽底部。
[0052]图7实例为在图4器件制造的基础上，将三氧化二铝材料设置在沟槽底部。
[0053]图8实例为在图4器件制造的基础上，将金属材料设置在沟槽底部。
[0054]通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
【权利要求】
1.一种沟槽肖特基MOS半导体装置，其特征在于:包括: 衬底层，为半导体材料； 漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个 沟槽，位于漂移层中，沟槽内壁有绝缘层，沟槽内填充有多晶半导体材料或金属作为栅电极； 肖特基势垒结，位于沟槽之间的漂移层表面； 沟道区，为漂移层中临靠沟槽侧壁和肖特基势垒结的第一传导类型的半导体材料。
2.如权利要求1所述的半导体装置，其特征在于:所述的沟槽内填充的多晶半导体材料可以为第一传导类型的多晶半导体材料，并且为高浓度杂质掺杂。
3.如权利要求1所述的半导体装置，其特征在于:所述的肖特基势垒结表面可以作为器件的源极。
4.如权利要求1所述的半导体装置，其特征在于:所述的沟槽底部可以添加条状的第二传导类型的半导体材料，形成电荷补偿结构，当器件接反向偏压时，形成电荷补偿，从而实现电场相对均匀分布。
5.如权利要求4所述的半导体装置，其特征在于:所述的沟槽底部可以添加条状的第二传导类型的半导体材料，同时沟槽底部无绝缘层，栅电极材料与第二传导类型的半导体材料相连，以此形成电荷补偿结构。
6.如权利要求1所述的半导体装置，其特征在于:所述的沟槽底部可以添加条状的绝缘材料，同时绝缘材料界面具有较高的界面态，从而可以与漂移层中第一传导类型的半导体材料形成电荷补偿结构。
7.如权利要求1所述的半导体装置，其特征在于:所述的沟槽底部可以添加条状的化学配比失配绝缘材料，其化合物元素配比为非饱和状态，从而可以与漂移层中第一传导类型的半导体材料形成电荷补偿结构。
8.如权利要求1所述的层结构，其特征在于:所述的沟槽底部绝缘层厚度可以大于沟槽侧壁的绝缘层厚度。
9.如权利要求1所述的层结构，其特征在于:所述的衬底层可以为较薄的第二传导类型的半导体材料。
10.如权利要求1所述的一种沟槽肖特基MOS半导体装置的制备方法，其特征在于:包括如下步骤: 1)在衬底层上通过外延生产形成第一传导类型的半导体材料漂移层； 2)在表面形成绝缘层，在待形成沟槽区域表面去除绝缘层； 3)进行刻蚀半导体材料，形成沟槽； 4)在沟槽内依次形成绝缘层和多晶半导体材料，反刻蚀多晶半导体材料，淀积绝缘材料； 5)去除部分绝缘层，淀积势垒金属，形成肖特基势垒结； 6)进行电极金属淀积，反刻蚀金属。
【文档编号】H01L29/423GK103531628SQ201210242396
【公开日】2014年1月22日 申请日期:2012年7月2日 优先权日:2012年7月2日
【发明者】朱江 申请人:朱江