一种具有肖特基终端结构的肖特基器件及其制备方法
【专利摘要】本发明公开了一种具有沟槽终端结构肖特基器件，本发明的半导体器件具有肖特基结构的终端，通过浮空的肖特基结构减缓器件反向偏压时在肖特基边缘电场的集中；同时简化了器件的制造流程，使用两次光刻工艺，可以实现器件的生产制造。
【专利说明】一种具有肖特基终端结构的肖特基器件及其制备方法【技术领域】
[0001]本发明涉及到一种具有肖特基终端结构的肖特基器件，本发明还涉及一种具有肖特基终端结构的肖特基器件的制备方法。
【背景技术】
[0002]功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点。
[0003]肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管具有较为复杂的制造工艺，需要三次光刻腐蚀工艺完成器件的生产制造。
【发明内容】
[0004]本发明针对上述问题提出，提供一种具有肖特基终端结构的肖特基器件及其制备方法。
[0005]一种具有肖特基终端结构的肖特基器件，其特征在于:包括:衬底层，为第一传导类型半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；主结肖特基势垒结，位于器件中心位置漂移层表面，表面覆盖电极金属；一个或多个副结肖特基势垒结，位于主结肖特基势垒结边缘的漂移层表面，表面覆盖有浮空金属，副结肖特基势垒结与主结肖特基势垒结不相连，副结肖特基势垒结之间不相连；绝缘层，为绝缘材料，位于主结肖特基势垒结与副结肖特基势垒结之间以及多个副结肖特基势垒结之间的漂移层表面；背面金属，位于衬底层背面。
`[0006]一种具有肖特基终端结构的肖特基器件的制备方法，其特征在于:包括如下步骤:在衬底层上通过外延生产形成第一传导类型的半导体材料层；在表面形成钝化层，腐蚀去除部分钝化层；在器件表面淀积势垒金属，进行烧结形成肖特基势垒结；上表面淀积电极金属，进行光刻腐蚀去除部分电极金属；进行背面金属化工艺，在衬底层背面形成背面金属。
[0007]本发明的半导体器件具有肖特基结构的终端，未将第二导电材料作为肖特基器件终端结构，而是通过浮空的肖特基结构减缓器件反向偏压时在肖特基边缘电场的集中，简化了器件的制造流程；同时杜绝了传统器件在正向导电时第二导电材料向漂移区注入大量少子，提高器件在高频应用的性能。
【专利附图】
【附图说明】
[0008]图1为本发明的一种具有肖特基终端结构的肖特基器件剖面示意图；
[0009]图2为本发明的一种具有肖特基终端结构的肖特基器件剖面示意图。
[0010]其中，[0011]1、衬底层；
[0012]2、二氧化硅；
[0013]3、第一导电半导体材料；
[0014]5、主结肖特基势垒结；
[0015]6、副结肖特基势垒结；
[0016]10、上表面金属层；
[0017]11、下表面金属层。
【具体实施方式】
[0018]实施例1
[0019]图1为本发明的一种具有肖特基终端结构的肖特基器件剖面图，下面结合图1详细说明本发明的半导体装置。
[0020]一种具有肖特基终端结构的肖特基器件，包括:衬底层I，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层I下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层I之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3;主结肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物，宽度为300um;副结肖特基势垒结6，位于第一导电半导体材料3的边缘表面，为半导体硅材料与势垒金属形成的硅化物，三个副结肖特基势垒结6宽度为2um,间距为5um ;二氧化娃2,位于第一导电半导体材料3表面；器件上表面附有上表面金属层10,为器件引出另一电极。
[0021]其制作工艺包括如下步骤:
[0022]第一步,在衬底层I表面外延形成第一导电半导体材料层3 ；
[0023]第二步，表面淀积二氧化硅2，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅2 ;
[0024]第三步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5 ；
[0025]第四步，在表面淀积金属形成上表面金属层，进行光刻腐蚀工艺腐蚀去除表面部分金属，形成上表面金属层10 ；
[0026]第五步；进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图1所
/Jn ο
[0027]实施例2
[0028]图2为本发明的一种具有肖特基终端结构的肖特基器件剖面图，下面结合图2详细说明本发明的半导体装置。
[0029]一种具有肖特基终端结构的肖特基器件，包括:衬底层I，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层I下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层I之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3 ;主结肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物，宽度为300um ;副结肖特基势垒结6，位于第一导电半导体材料3的边缘表面，为半导体硅材料与势垒金属形成的硅化物，五个副结肖特基势垒结6宽度为3um,间距依次为3um、4um、4um、4um和4um ;二氧化娃2,位于第一导电半导体材料3表面；器件上表面附有上表面金属层10，为器件引出另一电极。
[0030]其制作工艺包括如下步骤:
[0031]第一步,在衬底层I表面外延形成第一导电半导体材料层3 ；
[0032]第二步，表面淀积二氧化硅2，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅2 ;
[0033]第三步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5 ；
[0034]第四步，在表面淀积金属形成上表面金属层，进行光刻腐蚀工艺腐蚀去除表面部分金属，形成上表面金属层10 ；
[0035]第五步；进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图2所
/Jn ο
[0036]通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
【权利要求】
1.一种具有肖特基终端结构的肖特基器件，其特征在于:包括: 衬底层，为第一传导类型半导体材料； 漂移层，为第一传导类型的半导体材料，位于衬底层之上； 主结肖特基势垒结，位于器件中心位置漂移层表面，表面覆盖电极金属；一个或多个 副结肖特基势垒结，位于主结肖特基势垒结边缘的漂移层表面，表面覆盖有浮空金属，副结肖特基势垒结与主结肖特基势垒结不相连，副结肖特基势垒结之间不相连； 绝缘层，为绝缘材料，位于主结肖特基势垒结与副结肖特基势垒结之间以及多个副结肖特基势垒结之间的漂移层表面； 背面金属，位于衬底层背面。
2.如权利要求1所述的半导体装置，其特征在于:所述的主结肖特基势垒结与副结肖特基势垒结可以具有相同的势垒高度。
3.如权利要求1所述的半导体装置，其特征在于:所述的电极金属与浮空金属可以为相同的金属材料层。
4.如权利要求1所述的半导体装置，其特征在于:所述的电极金属与浮空金属不相连。
5.如权利要求1所述的半导体装置，其特征在于:所述的电极金属与浮空金属可以形成场板结构。
6.如权利要求1所述的半导体装置，其特征在于:所述的绝缘层可以为氧化物或氮化物绝缘材料构成。
7.如权利要求1所述的半导体装置，其特征在于:所述的器件中心的主结肖特基势垒结边缘被绝缘层包裹。
8.如权利要求1所述的半导体装置，其特征在于:所述的器件中心的主结肖特基势垒结被一个或多个副结肖特基势垒结包围。
9.如权利要求1所述的一种具有肖特基终端结构的肖特基器件的制备方法，其特征在于:包括如下步骤: 1)在衬底层上通过外延生产形成第一传导类型的半导体材料层； 2)在表面形成钝化层，腐蚀去除部分钝化层； 3)在器件表面淀积势垒金属，进行烧结形成肖特基势垒结； 4)上表面淀积电极金属，进行光刻腐蚀去除部分电极金属； 5)进行背面金属化工艺，在衬底层背面形成背面金属。
10.权利要求9所述的半导体装置的制备方法，其特征在于:所述的势垒金属和电极金属可以为相同的金属层，通过一次上表面金属淀积工艺实现器件的制造。
【文档编号】H01L21/329GK103531642SQ201210242398
【公开日】2014年1月22日 申请日期:2012年7月2日 优先权日:2012年7月2日
【发明者】朱江 申请人:朱江