一种沟槽结构电荷补偿肖特基半导体装置及其制造方法
【专利摘要】本发明公开了一种沟槽结构电荷补偿肖特基半导体装置，通过沟槽结构引入电荷补偿结构，当半导体装置接一定的反向偏压时，第一导电半导体材料与沟槽内外第二导电半导体材料可以形成电荷补偿，提高器件的反向阻断特性。本发明还提供了一种沟槽结构电荷补偿肖特基半导体装置的制造方法。
【专利说明】 一种沟槽结构电荷补偿肖特基半导体装置及其制造方法
【技术领域】
[0001]本发明涉及到一种沟槽结构电荷补偿肖特基半导体装置，本发明还涉及一种沟槽结构电荷补偿肖特基半导体装置的制造方法。本发明的半导体装置是制造功率整流器件的基本结构。
【背景技术】
[0002]功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
[0003]肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的平面肖特基二极管具有较高的导通电阻。
【发明内容】
[0004]本发明针对上述问题提出，提供一种沟槽结构电荷补偿肖特基半导体装置及其制造方法。
[0005]一种沟槽结构电荷补偿肖特基半导体装置，其特征在于:包括:衬底层，为半导体材料构成；漂移层，为第一导电半导体材料构成，位于衬底层之上；多个沟槽结构，沟槽位于漂移层中，漂移层中临靠沟槽内壁区域设置有第二导电半导体材料，沟槽内壁表面设置有绝缘材料，沟槽内填充半导体材料；肖特基势垒结，位于漂移层第一导电半导体材料上表面。
[0006]一种沟槽结构电荷补偿肖特基半导体装置的制造方法，其特征在于:包括如下步骤:在衬底层表面形成第一导电半导体材料层，然后表面形成绝缘材料层；进行光刻腐蚀工艺去除表面部分绝缘材料层，然后刻蚀去除部分裸露半导体材料形成沟槽；在沟槽内进行第二导电杂质扩散；在沟槽内壁表面形成绝缘材料，淀积多晶半导体材料，反刻蚀多晶半导体材料，去除表面绝缘材料；淀积势垒金属，进行烧结形成肖特基势垒结。
[0007]当半导体装置接一定的反向偏压时，第一导电半导体材料与第二导电半导体材料和沟槽内的多晶半导体材料可以形成电荷补偿，提高了器件的反向击穿电压，或者提高了漂移区的杂质掺杂浓度降低器件的正向导通电阻。
[0008]通过沟槽上部引入高浓度掺杂的多晶半导体材料或电极金属，可以改变肖特基表面电场分布，降低半导体装置接反向偏压时肖特基结表面的峰值电场强度，从而进一步提高器件的反向阻断特性。
【专利附图】
【附图说明】
[0009]图1为本发明一种沟槽结构电荷补偿肖特基半导体装置剖面示意图；
[0010]图2为本发明一种沟槽结构电荷补偿肖特基半导体装置剖面示意图；[0011]图3为本发明一种沟槽结构电荷补偿肖特基半导体装置剖面示意图。
[0012]其中，1、衬底层；2、二氧化硅；3、第一导电半导体材料；4、第二导电半导体材料；
5、肖特基势垒结；6、多晶第二导电半导体材料；7、高浓度杂质掺杂的多晶第二导电半导体材料；10、上表面金属层；11、下表面金属层。
【具体实施方式】
[0013]实施例1
[0014]图1为本发明的一种沟槽结构电荷补偿肖特基半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。
[0015]一种肖特基半导体装置，包括:衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3,在衬底层I下表面,通过下表面金属层11引出电极；第一导电半导体材料3,位于衬底层I之上，为N传导类型的半导体娃材料,磷原子的掺杂浓度为1E16/CM3 ;第二导电半导体材料4，位于沟槽内壁附近，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3 ;多晶第二导电半导体材料6，为硼掺杂的多晶半导体硅材料，位于沟槽内，硼原子的掺杂浓度为1E16/CM3 ；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体娃材料与势鱼金属形成的娃化物；二氧化娃2,位于沟槽内壁；器件上表面附有上表面金属层10，为器件引出另一电极。
[0016]其制作工艺包括如下步骤:
[0017]第一步，在衬底层I表面外延形成第一导电半导体材料层3，淀积形成氮化硅层；
[0018]第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
[0019]第三步，在沟槽内进行硼杂质扩散；
[0020]第四步，在沟槽内热氧化形成二氧化硅2，淀积多晶第二导电半导体材料6，反刻多晶第二导电半导体材料6，腐蚀去除氮化硅层；
[0021 ] 第五步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10 ；
[0022]第六步，进行背面金属化工艺，在背面形成下表面金属层11，如图1所示。
[0023]实施例2
[0024]图2为本发明的一种沟槽结构电荷补偿肖特基半导体装置剖面图，下面结合图2详细说明本发明的半导体装置。
[0025]一种肖特基半导体装置，包括:衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3,在衬底层I下表面,通过下表面金属层11引出电极；第一导电半导体材料3,位于衬底层I之上，为N传导类型的半导体娃材料,磷原子的掺杂浓度为1E16/CM3 ;第二导电半导体材料4，位于沟槽内壁附近，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3 ;多晶第二导电半导体材料6，为硼掺杂的多晶半导体硅材料，位于沟槽内，硼原子的掺杂浓度为1E16/CM3 ；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体娃材料与势鱼金属形成的娃化物；二氧化娃2,位于沟槽内壁；器件上表面和沟槽内上部附有上表面金属层10，为器件引出另一电极。
[0026]其制作工艺包括如下步骤:[0027]第一步，在衬底层I表面外延形成第一导电半导体材料层3，淀积形成氮化硅层；
[0028]第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
[0029]第三步，在沟槽内进行硼杂质扩散；
[0030]第四步，在沟槽内热氧化形成二氧化硅2，淀积多晶第二导电半导体材料6，反刻多晶第二导电半导体材料6形成沟槽，腐蚀去除氮化硅层；
[0031 ] 第五步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10 ；
[0032]第六步，进行背面金属化工艺，在背面形成下表面金属层11，如图2所示。
[0033]实施例3
[0034]图3为本发明的一种沟槽结构电荷补偿肖特基半导体装置剖面图，下面结合图3详细说明本发明的半导体装置。
[0035]一种肖特基半导体装置，包括:衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3,在衬底层I下表面,通过下表面金属层11引出电极；第一导电半导体材料3,位于衬底层I之上，为N传导类型的半导体娃材料,磷原子的掺杂浓度为1E16/CM3 ;第二导电半导体材料4，位于沟槽内壁附近，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3 ;多晶第二导电半导体材料6，为硼掺杂的多晶半导体硅材料，位于沟槽内下部，硼原子的掺杂浓度为1E16/CM3 ;高浓度杂质掺杂的多晶第二导电半导体材料7，为硼掺杂的多晶半导体硅材料，位于沟槽内上部，硼原子的掺杂浓度为1E18/CM3 ;肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅
2,位于沟槽内壁；器件上表面附有上表面金属层10,为器件引出另一电极。
[0036]其制作工艺包括如下步骤:
[0037]第一步，在衬底层I表面外延形成第一导电半导体材料层3，淀积形成氮化硅层；
[0038]第二步，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅，然后刻蚀去除部分裸露半导体硅材料形成沟槽；
[0039]第三步，在沟槽内进行硼杂质扩散；
[0040]第四步，在沟槽内热氧化形成二氧化硅2，淀积多晶第二导电半导体材料6，注入硼杂质退火，反刻多晶第二导电半导体材料，腐蚀去除氮化硅层；
[0041 ] 第五步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10 ；
[0042]第六步，进行背面金属化工艺，在背面形成下表面金属层11，如图3所示。
[0043]通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
【权利要求】
1.一种沟槽结构电荷补偿肖特基半导体装置，其特征在于:包括: 衬底层，为半导体材料构成； 漂移层，为第一导电半导体材料构成，位于衬底层之上；多个 沟槽结构，沟槽位于漂移层中，漂移层中临靠沟槽内壁区域设置有第二导电半导体材料，沟槽内壁表面设置有绝缘材料，沟槽内填充半导体材料； 肖特基势垒结，位于漂移层第一导电半导体材料上表面。
2.如权利要求1所述的半导体装置，其特征在于:所述的衬底层为高浓度杂质掺杂的半导体材料。
3.如权利要求1所述的半导体装置，其特征在于:所述的沟槽内壁表面的绝缘材料可以为二氧化硅。
4.如权利要求1所述的半导体装置，其特征在于:所述的沟槽内填充半导体材料为第二导电多晶半导体材料。
5.如权利要求1所述的半导体装置，其特征在于:所述的第二导电半导体材料与沟槽内填充半导体材料通过沟槽内壁表面绝缘材料进行隔离。
6.如权利要求1所述的半导体装置，其特征在于:所述的第二导电半导体材料、沟槽内填充的半导体材料与漂移层第一导电半导体材料可以形成电荷补偿结构。
7.如权利要求1所述的半导体装置，其特征在于:所述的沟槽内填充的半导体材料位于沟槽内下部，沟槽内上部可以填充电极金属或高浓度杂质掺杂的多晶半导体材料。
8.如权利要求1所述的半导体装置，其特征在于:所述的肖特基势垒结为势垒金属与第一导电半导体材料形成的势垒结。
9.如权利要求1所述的半导体装置，其特征在于:所述的临靠沟槽侧壁第二导电半导体材料表面也可以形成肖特基势垒结。
10.如权利要求1所述的一种沟槽结构电荷补偿肖特基半导体装置的制造方法，其特征在于:包括如下步骤: . 1)在衬底层表面形成第一导电半导体材料层，然后表面形成绝缘材料层； . 2)进行光刻腐蚀工艺去除表面部分绝缘材料层,然后刻蚀去除部分裸露半导体材料形成沟槽；. 3)在沟槽内进行第二导电杂质扩散；. 4)在沟槽内壁表面形成绝缘材料，淀积多晶半导体材料，反刻蚀多晶半导体材料，去除表面绝缘材料； .5 )淀积势垒金属，进行烧结形成肖特基势垒结。
【文档编号】H01L29/872GK103579373SQ201210269963
【公开日】2014年2月12日 申请日期:2012年7月31日 优先权日:2012年7月31日
【发明者】朱江 申请人:朱江