专利名称：一种载流子储存槽栅双极型晶体管的制作方法
技术领域：
本发明属于功率半导体器件技术领域，涉及载流子储存槽栅双极型晶体管(Carrier Stored Trench Bipolar Transisitor,简称CSTBT)。
背景技术：
高压功率半导体器件是功率电子的重要组成部 分，在诸如动力系统中的电机驱动，消费电子中变频等领域具有广泛的应用。在应用中，高压功率半导体器件需要具有低导通功耗，大导通电流，高电压阻断能力，栅驱动简单，低开关损耗等特性。绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,简称IGBT)由于其在中高压电力电子领域中展现出优越的性能而得到广泛的应用。但是，IGBT作为一种双极型器件，其关键参数导通压降与关断损耗之间存在折中关系，如何优化这折中关系成为提高IGBT性能的关键。H. Takahashi等人在ISPSD'96 proceedings上首次提出了一种新的槽栅型IGBT结构一CSTBT结构。该结构通过在槽栅型IGBT的P型基区与N-漂移区之间添加一层浓度较高的N+载流子储存层(简称CS层，如图2所示)，可以使导通态下的器件的漂移区载流子的浓度提高，进而在不影响关断特性的情况下降低器件的导通压降。CSTBT已由日本三菱公司商业化生产，并成为第五代IGBT器件的典型代表。但是，由于CS层的加入，槽栅边缘处的电势曲率半径将大幅度增加，这将导致该处的发生电场集中，器件在槽栅边缘容易产生提前击穿的问题。
发明内容
本发明针对常规载流子储存槽栅双极型晶体管存在的在栅极边缘处发生提前击穿的技术问题，提供一种具有电场调制型基区的载流子储存槽栅双极型晶体管(可称为FMP-CSTBT )。这种FMP-CSTBT在常规的CSTBT的CS层中插入数个掺杂浓度较高的P型条。在器件耐压的过程中，P型条部分耗尽，产生负的耗尽电荷，从而对槽栅边缘附近的电场进行调制，降低槽栅边缘处电势的曲率半径，使电场峰值向基区所在PN结转移，避免了器件的提前击穿，进而有效提高了器件的反向耐压能力及稳定性。同时，未完全耗尽的P型条也为少数载流子的输运提供了额外的抽取通道，进而加快少数载流子的抽取速度，缩短关断时间，减小关断损耗。同时，载流子储存层沿着新的电导调制型基区的轮廓将基区完全包裹，载流子储存效应依然存在，使FMP-CSTBT保持了 CSTBT低导通压降的优势。本发明的技术方案如下一种载流子储存槽栅双极型晶体管，如图I所示，包括集电极结构、漂移区结构、发射极结构和栅极结构；所述集电极结构包括P+集电区10和P+集电区10背面的金属化集电极11 ;所述漂移区结构包括位于P+集电区10正面的N-层I ;所述栅极结构为沟槽栅结构，位于N-层I顶层两侧，由沟槽型多晶硅栅、沟槽型多晶硅栅表面的金属化栅极4和沟槽型多晶硅栅侧面及底面的栅氧化层3构成；所述发射极结构包括P型基区2、位于P型基区2顶部两侧的N+发射区5、位于P型基区2顶部中间的P+接触区、与N+发射区5和P+接触区表面接触的金属化发射极6，以及位于P型基区2和N-层I之间的N+载流子存储层7 ;所述栅极结构中的栅氧化层3侧面分别与N+发射区5、P型基区2和N+载流子存储层7接触，所述栅极结构中的栅氧化层3底面与N-层I接触；所述N+载流子存储层7中还具有若干个均匀分布的P+条8 ;所述P+条8的顶面与P型基区2接触、底面与N-层I接触，且其长度方向平行于整个器件的宽度方向。本发明提供的载流子储存槽栅双极型晶体管，其特点是对图2所示的常规载流子储存槽栅双极型晶体管的P型基区结构进行改进，即在图2所示的常规CSTBT的P型基区2下添加数个与P型基区2接触的P+条8 ;P+条8均匀分布于N+载流子存储层7中且其长度方向平行于整个器件的宽度方向。这样，由均匀分布于N+载流子存储层7中的P+条8与原P型基区2 —起构成了新的P型基区。P+条8由离子注 入及高温推结工艺形成，其数目、掺杂浓度、长宽尺寸以及相邻两条P+条8之间的间距可根据对电场调制的要求进行优化取值。本发明提供的载流子储存槽栅双极型晶体管，其漂移区结构可与现有各种半导体功率器件的阳极结构、各种现有载流子储存槽栅双极型晶体管的漂移区和栅极结构相结合，组合出具有本发明所述阴极结构的载流子储存槽栅双极型晶体管。本发明提供的载流子储存槽栅双极型晶体管，其工作原理如下在所述载流子储存槽栅双极型晶体管(CSTBT)的金属化集电极11上加正电压，金属化发射极6加零电压，使栅极上所加的正电压大于CSTBT的阈值电压，则器件开启，进入导通态。由于CS层将所述P型基区完全包裹，所述的FMP-CSTBT具有与常规CSTBT相同的导通特性。即CS层在少子空穴向阴极输运的过程中设置了势垒，从而提高了漂移区中载流子的浓度，使电导调制更加充分，导通压降得以降低。将CSTBT的栅极上的正电压撤销，则器件开始关断，进入截止态。在关断的过程中CS层7将被完全耗尽，对关断时间基本没有影响。而P+条8由于掺杂浓度较P型基区高而并未完全耗尽，P+条8与N-层I的广泛接触为储存在漂移区的少子的抽取提供了额外的通道，使抽取的速度加快，电流拖尾明显减小，进而缩短了器件的关断时间，降低了关断损耗。在截止态下，P+条8内的耗尽区存在负电荷，能够对栅极结构边缘处电场进行强烈的调制，消除该处的曲率效应和电场集中，使击穿点由栅极的边界转移到器件体内PN结处，防止了器件的提前击穿，进而提高了器件的耐压。对本发明提供的FMP-CSTBT和常规CSTBT结构进行仿真对比，进一步证实了本结构的优越性。图3给出了 FMP-CSTBT分别与具有相同CS层厚度的CSTBTl及具有相同的槽栅长度的CSTBT2的耐压对比。从图中可以看出FMP-CSTBT，CSTBTl以及CSTBT2的耐压分别为1480V、1310V和1050V，可见本发明提供的FMP-CSTBT能够有效提高器件的耐压。FMP-CSTBT与常规CSTBT结构的等势线分布如图4所示，由于新型P型基区结构的加入，FMP-CSTBT槽栅边缘处的曲率效应被完全抑制；而常规CSTBT结构由于CS层的曲率增强作用，曲率效应十分显著。对FMP-CSTBT与常规CSTBT的关断特性进行了仿真，其结果如图5所示。相比于具有相同槽栅长度的CSTBT2，FMP-CSTBT的关断时间减小了 O. 3us (17%)。综上，本发明的有益成果体现在本发明提供的载流子储存槽栅双极型晶体管(FMP-CSTBT)，在保持常规CSTBT低导通压降的优势下，通过对栅极及基区电场的调制提高器件的耐压，同时也提高了器件的关断速度，降低器件的开关损耗，具有高耐压、大电流、低功耗的优点。相比于在栅极表面击穿的CSTBT，所述器件的击穿方式为雪崩击穿，器件具有更高的可靠性。
图I是本发明所提供的载流子储存槽栅双极型晶体管(FMP-CSTBT)结构示意图。图2是常规的CSTBT结构示意图。图3是常规的CSTBT与本发明提供的FMP-CSTBT的耐压比较图。图4是常规的CSTBT与本发明提供的FMP-CSTBT的等势线比较图。图5是常规的CSTBT与本发明提供的FMP-CSTBT的关断特性比较图。
具体实施例方式一种载流子储存槽栅双极型晶体管，如图I所示，包括集电极结构、漂移区结构、发射极结构和栅极结构；所述集电极结构包括P+集电区10和P+集电区10背面的金属化集电极11 ;所述漂移区结构包括位于P+集电区10正面的N-层I ;所述栅极结构为沟槽栅结构，位于N-层I顶层两侧，由沟槽型多晶硅栅、沟槽型多晶硅栅表面的金属化栅极4和沟槽型多晶硅栅侧面及底面的栅氧化层3构成；所述发射极结构包括P型基区2、位于P型基区2顶部两侧的N+发射区5、位于P型基区2顶部中间的P+接触区、与N+发射区5和P+接触区表面接触的金属化发射极6，以及位于P型基区2和N-层I之间的N+载流子存储层7 ;所述栅极结构中的栅氧化层3侧面分别与N+发射区5、P型基区2和N+载流子存储层7接触，所述栅极结构中的栅氧化层3底面与N-层I接触；所述N+载流子存储层7中还具有若干个均匀分布的P+条8 ;所述P+条8的顶面与P型基区2接触、底面与N-层I接触，且其长度方向平行于整个器件的宽度方向。所述P+条8由离子注入及高温推结工艺形成。所述P+条8的数目、掺杂浓度、长宽尺寸以及相邻两条P+条8之间的间距可根据对电场调制的要求进行优化取值。所述漂移区结构还可采用PT型或FS型漂移区结构，即在漂移区结构的N-层I和集电极结构的P+集电区10之间还具有一层N+缓冲层9。本发明提供的载流子储存槽栅双极型晶体管，其漂移区结构可与现有各种半导体功率器件的阳极结构、各种现有载流子储存槽栅双极型晶体管的漂移区和栅极结构相结合，组合出具有本发明所述阴极结构的载流子储存槽栅双极型晶体管。应当说明，本发明的核心发明点在于提出了一种可快速关断的FMP-CSTBT结构。说明书中所举仿真结果只为更具体明了的阐述本发明所具有的优势，并不代表已经达到了最优值，本领域技术人员可通过对本发明结构各参数的优化来获得更好的结果。本发明中结构的制备工艺具有很多种变化，本发明中提供的制备方法仅为实现该结构的一种途径。本发明不可能也没有必要将一一逐级，但本领域技术人员应当理解在本发明的基础上所作出的各种结构或工艺上的变化，均在本发明申请保护的范围之内。
权利要求
1.一种载流子储存槽栅双极型晶体管，包括集电极结构、漂移区结构、发射极结构和栅极结构；所述集电极结构包括P+集电区(10)和P+集电区(10)背面的金属化集电极(11);所述漂移区结构包括位于P+集电区(10)正面的N-层(I);所述栅极结构为沟槽栅结构，位于N-层(I)顶层两侧，由沟槽型多晶硅栅、沟槽型多晶硅栅表面的金属化栅极(4)和沟槽型多晶硅栅侧面及底面的栅氧化层(3)构成；所述发射极结构包括P型基区(2)、位于P型基区(2)顶部两侧的N+发射区(5)、位于P型基区(2)顶部中间的P+接触区、与N+发射区(5)和P+接触区表面接触的金属化发射极(6)，以及位于P型基区(2)和N-层(I)之间的N+载流子存储层(7);所述栅极结构中的栅氧化层(3)侧面分别与N+发射区(5)、P型基区(2)和N+载流子存储层(7)接触，所述栅极结构中的栅氧化层(3)底面与N-层(I)接触；其特征在于，所述N+载流子存储层(7 )中还具有若干个均匀分布的P+条(8 );所述P+条(8 )的顶面与P型基区(2)接触、底面与N-层(I)接触，且其长度方向平行于整个器件的宽度方向。
2.根据权利要求I所述的载流子储存槽栅双极型晶体管，其特征在于，所述P+条(8)由离子注入及高温推结工艺形成。
3.根据权利要求I所述的载流子储存槽栅双极型晶体管，其特征在于，所述P+条(8)的数目、掺杂浓度、长宽尺寸以及相邻两条P+条(8)之间的间距可根据对电场调制的要求进行优化取值。
4.根据权利要求I所述的载流子储存槽栅双极型晶体管，其特征在于，所述漂移区结构为PT型或FS型漂移区结构，即在漂移区结构的N-层(I)和集电极结构的P+集电区(10)之间还具有一层N+缓冲层(9)。
全文摘要
一种载流子储存槽栅双极型晶体管(FMP-CSTBT)，属于功率半导体器件技术领域。本发明在常规的CSTBT的P型基区下的N+载流子存储层中插入若干个P+条，P+条8的顶面与P型基区2接触、底面与N-层1接触，且其长度方向平行于整个器件的宽度方向。在器件耐压的过程中，P+条部分耗尽，产生负的耗尽电荷，从而对槽栅边缘附近的电场进行调制，降低槽栅边缘处电势的曲率半径，使电场峰值向基区所在PN结转移，避免了器件的提前击穿，进而有效提高了器件的反向耐压能力及稳定性。同时，未完全耗尽的P型条也为少数载流子的输运提供了额外的抽取通道，进而加快少数载流子的抽取速度，缩短关断时间，减小关断损耗。
文档编号H01L29/739GK102800691SQ201210315629
公开日2012年11月28日 申请日期2012年8月31日 优先权日2012年8月31日
发明者陈万军, 齐跃, 汪志刚, 张波, 李泽宏 申请人:电子科技大学