专利名称：一种阻变存储器及其制备方法
技术领域：
本发明属于CMOS超大规模集成电路(ULSI)中的非挥发存储器(Nonvolatilememory)技术领域，具体涉及一种具有抑制漏电特性的阻变存储器及其制备方法。
背景技术：
固态存储器件在现代信息社会中扮演着非常重要的角色，我们日常使用的电子产品中大都有它的存在。现有的存储器主要为DRAM和FLASH，随着半导体工业的不断发展，器件尺寸不断地缩小，存储器将会缩小到它的物理极限，特别是进入到22nm技术节点以后，已不能满足存储发展的需求。阻变存储器(RRAM)因其具有结构简单、可高密度集成、制备温度低、与CMOS后端兼容、高速度操作、低功耗等优点而成为下一代存储器强有力的竞争着。对于RRAM的高密度存储，人们倾向于使用交叉阵列结构集成，以使得阻变存储器的超高密·度三维存储能够实现。传统的交叉阵列结构如图I所示，是由M个相互平行的下电极13 (位线)和N个相互平行的上电极11 (字线)垂直交叉而形成，每个相互交叉处都是一个RRAM存储单元12。图2为现有技术中RRAM存储单元的结构示意图，包括金属上电极21、阻变材料22和金属下电极23。其工作原理为初始状态下，阻变材料呈高阻态。当两极板之间打到一定电压时，极板之间的电流急剧增大，阻变材料变为低阻，此时的电压称为Vset。当所加电压为某一值后，两极板之间的电流又急剧变小，此时的电压称为Vreset。其存储信息的2个状态为高阻(“O”)和低阻(“I”)。因为器件阻值读取主要靠的是加相同电压读出流经该器件的电流大小来确定器件是处于高阻还是低阻值状态。假如十字交叉阵列中的一个器件处于高阻值状态且它周围的器件处于低阻状态时，对这个高阻值器件阻值的正确读取就会造成影响。这是由于对高阻器件进行读取时，所加电压会绕过这个高阻在低阻值器件上形成Sneak电流，此低阻器件上的Sneak电流要远远大于流过高阻器件上的电流，此时，读取电阻上的读取电流实际为它周围低阻值器件的Sneak电流，因此，会把高阻值电阻器件判断为低阻值电阻器件，会造成器件的误读和和误操作。该阵列中的Sneak电流限制了该架构阵列集成密度的进一步提高；并且该电流不仅会造成阵列中器件阻态的误读，而且会增加阵列整体的功耗。目前，为了解决这个问题，人们提出利用IDlR(I个二极管加一个RRAM)结构来抑制Sneak电流的产生。二极管主要分为硅基二极管和金属氧化物基二极管。但是硅基二极管制备温度高，金属氧化物二极管容易转变为RRAM而失去其整流特性。此外，二极管的驱动电流较低，满足不了 RRAM器件的使用需求，因此有必要提出一种新的结构来抑制Sneak电流。
发明内容
本发明的目的在于针对上述问题，提出一种具有抑制漏电特性的阻变存储器及其制备方法，可以抑制大规模RRAM十字交叉阵列中的Sneak电流。
为达到上述目的，本发明采用如下技术方案一种阻变存储单元，包括依次叠加的下电极、第一半导体型氧化物层、阻变材料层、第二半导体型氧化物层和上电极。所述半导体型氧化物可以是半导体型金属氧化物，例如氧化钛(TiOx)、氧化镍(NiOx)，也可以是半导体型非金属氧化物。所述阻变材料层是具有阻变特性的过渡金属氧化物、钙钛矿氧化物、稀有金属氧化物或者铁磁材料等。 所述电极是金属电极或者多晶硅电极，例如，上电极选择为氮化钛(TiN)，下电极选择为钼(Pt)。一种阻变存储器，包括多个如上所述的阻变存储单元。 一种阻变存储单元的制备方法，其步骤包括I)制备衬底；2)在所述衬底表面淀积金属下电极；3)在所述下电极上淀积第一半导体型氧化物层；4)在所述第一半导体型氧化物层上淀积阻变材料层，并进行退火处理；5)在所述阻变材料层上淀积第二半导体型氧化物层；6)在所述第二半导体型氧化物层上淀积金属上电极。优选地，步骤2)和步骤6)采用磁控溅射方法进行所述淀积；步骤3)至步骤5)使用反应溅射方法进行所述淀积。本发明提出的RRAM结构与平板电容结构一致，分别在阻变材料和上电极和下电极之间增加了一层半导体型氧化物，通过在半导体型氧化物和金属电极间形成的肖特基势垒可以有效降低Sneak电流。本发明的RRAM结构其制作工艺容易实现，可以采用下电极与上电极形成垂直交叉(cross-bar)的结构,每个顶电极与底电极的交叉处形成RRAM存储单元，可实现器件的高集成度。
图I为现有技术中RRAM十字交叉阵列结构的示意图，其中11.字线；12. RRAM单元；13.位线。图2为现有技术中RRAM存储单元的结构示意图，其中21.金属上电极；22.阻变材料层；23.金属下电极。图3为本发明实施例中RRAM存储单元的结构示意图，其中31.金属上电极；32.第一半导体型金属氧化物层；33.阻变材料；34.第二半导体金属氧化物；35.金属下电极。
具体实施例方式下面通过具体实施例，并配合附图，对本发明做进一步的说明。图3为本实施例中阻变存储器的RRAM存储单元的结构示意图，该RRAM存储单元包括金属上电极31 ;半导体型金属氧化物32 ;阻变材料33 ;半导体金属氧化物34 ;金属下电极35。由于半导体型金属氧化物为半导体型，在金属上电极31与半导体金属氧化物32之间以及半导体金属氧化物34与金属下电极35之间会形成肖特基势垒。当RRAM器件处于低阻时，由于肖特基势垒的存在，使得在较小的电压下流过的器件电流变小，因此有效减小了 Sneak电流的产生。下面具体说明上述RRAM存储单元的制备过程。该RRAM存储单元以TaOx作为阻变材料，其器件结构为(TiN/TiOx/TaOx/TiOx/Pt)I.衬底制备使用Si (100)衬底，上面通过氧化生长一层厚约1000埃的Si02。2.制备下电极在锯齿状衬底表面旋涂一定厚度的光刻胶，曝光定义下电极结构图形。显影后用磁控派射淀积金属下电极Pt (35),电极厚度为100-200nm。然后剥离形成钼金属电极。3.淀积第一半导体型金属氧化物层下电极完成后，接着在使用反应溅射在Si02薄膜上淀积TiOx (34)，厚度为5nm-10nm。
4.淀积阻变材料Ti0x (34)完成后，接着在使用反应溅射在其上淀积阻变材料TaOx (33)，阻变材料厚度为10-60nm，然后在400°C，氧气气氛中退火lh。5.淀积第二半导体型金属氧化物层=TaOx (33)完成后，接着在使用反应溅射在其上淀积TiOx (32)，厚度为5nm-10nm。6.淀积上电极在TiOx (32)上旋涂光刻胶，曝光定义中间电极结构图形。显影后使用磁控溅射设备淀积金属上电极电极TiN (31)，电极厚度为100nm-200nm。用丙酮去除光刻胶。然后剥离形成TiN金属电极。上述实施例仅是为了便于说明而举例，本发明的保护范围应以权利要求书所述为准，而非仅限于上述实施例。
权利要求
1.一种阻变存储单元，其特征在于，包括依次叠加的下电极、第一半导体型氧化物层、阻变材料层、第二半导体型氧化物层和上电极。
2.如权利要求I所述的阻变存储单元，其特征在于所述半导体型氧化物是半导体型金属氧化物或者半导体型非金属氧化物。
3.如权利要求I所述的阻变存储单元，其特征在于所述阻变材料层是具有阻变特性的过渡金属氧化物、钙钛矿氧化物、稀有金属氧化物或者铁磁材料。
4.如权利要求I所述的阻变存储单元，其特征在于所述电极是金属电极或者多晶硅电极。
5.如权利要求I所述的阻变存储单元，其特征在于所述上电极是氮化钛，下电极是钼。
6.一种阻变存储器，其特征在于，包括多个如权利要求I至5任一项所述的阻变存储单J Li ο
7.一种阻变存储单元的制备方法，其步骤包括 1)制备衬底； 2)在所述衬底表面淀积金属下电极； 3)在所述下电极上淀积第一半导体型氧化物层； 4)在所述第一半导体型氧化物层上淀积阻变材料层，并进行退火处理； 5)在所述阻变材料层上淀积第二半导体型氧化物层； 6)在所述第二半导体型氧化物层上淀积金属上电极。
8.如权利要求7所述的方法，其特征在于步骤2)和步骤6)采用磁控溅射方法进行所述淀积；步骤3)至步骤5)使用反应溅射方法进行所述淀积。
9.如权利要求7所述的方法，其特征在于所述下电极为Pt，其厚度为100-200nm;所述上电极为TiN，其厚度为100nm-200nm ;所述阻变材料为TaOx，其厚度为10_60nm ;所述半导体型氧化物为TiOx，其厚度为5nm-10nm。
10.如权利要求7或9所述的方法，其特征在于，步骤4)所述退火的工艺为400°C，氧气气氛，Ih0
全文摘要
本发明提出一种具有抑制漏电特性的阻变存储器及其制备方法，可以抑制大规模RRAM十字交叉阵列中的Sneak电流。组成该阻变存储器的存储单元包括依次叠加的下电极、第一半导体型氧化物层、阻变材料层、第二半导体型氧化物层和上电极。半导体型氧化物可以是半导体型金属氧化物或者半导体型非金属氧化物。本发明通过在半导体型氧化物和金属电极间形成的肖特基势垒可以有效降低Sneak电流，并且制作工艺简单，可实现器件的高集成度。
文档编号H01L27/24GK102903845SQ20121033345
公开日2013年1月30日 申请日期2012年9月10日 优先权日2012年9月10日
发明者黄如, 黄英龙, 蔡一茂, 王阳元, 余牧溪 申请人:北京大学