专利名称：图像传感器的部分掩埋沟道传送装置的制作方法
技术领域：
本发明大体来说涉及光学器件，且特定来说(但非排他地)涉及图像传感器。
背景技术：
图像传感器广泛地用于数码静态相机、蜂窝式电话、安防摄像机以及医疗、汽车及其它应用中。使用互补金属氧化物半导体(“CMOS”)技术在硅衬底上制造较低成本的图像传感器。在大量的图像传感器中，图像传感器通常包含数百个、数千个或甚至数百万个光传感器单元或像素。典型的个别像素包含微透镜、滤光片、光敏元件、浮动扩散区及用于从所述光敏元件读出信号的一个或一个以上晶体管。典型像素中所包含的晶体管中的一者通常称作传送晶体管，所述传送晶体管包含安置于光敏元件与浮动扩散部之间的传送栅极。所述传送栅极安置于栅极氧化物上。所述光敏元件、浮动扩散区及栅极氧化物安置于衬底上。在典型像素的操作期间，当向传送栅极施加偏置电压时可在所述传送栅极下方形成传导沟道区，使得图像电荷从所述光敏元件传送到所述浮动扩散区。然而，常规像素通常遭受图像滞后、模糊及制造挑战。图像滞后可能由常规传送晶体管不能够从光敏元件移除所有信号使得在像素的连续读取期间残留信号仍保留而产生。保留在光敏元件中的此残余信息通常称作图像滞后、残留图像、重影或帧间滞留。模糊可能由图像的致使光生过剩电荷载流子溢出到邻近光敏元件中的高强度部分产生。模糊可限制成像传感器的动态范围且可限制成像传感器的商业应用的类型。常规像素的制造挑战可起源于光敏元件相对于传送栅极的位置敏感放置。放置的敏感性质可导致各部分 中的缺陷的增加及制造成本的增加。
发明内容
本申请案的一个方面是提供一种图像传感器像素，其包括光敏元件，其安置于衬底层中以用于响应于光而积累图像电荷；浮动扩散(“FD”)区，其安置于所述衬底层中以从所述光敏元件接收所述图像电荷；及传送装置，其安置于所述光敏元件与所述FD区之间以选择性地将所述图像电荷从所述光敏元件传送到所述FD区，所述传送装置包含掩埋沟道装置，其包含安置于掩埋沟道掺杂剂区上方的掩埋沟道栅极；及表面沟道装置，其与所述掩埋沟道装置串联，所述表面沟道装置包含安置于表面沟道区上方的表面沟道栅极，其中所述表面沟道栅极具有与所述掩埋沟道栅极相反的掺杂极性。本申请案的另一方面是提供一种成像系统，其包括成像像素阵列，其中每一成像像素包含读出电路，其耦合到所述成像像素阵列以从图像传感器像素中的每一者读出图像数据；光敏元件，其安置于衬底层中以用于响应于光而积累图像电荷；浮动扩散(“FD”)区，其安置于所述衬底层中以从所述光敏元件接收所述图像电荷；及传送装置，其安置于所述光敏元件与所述FD区之间以选择性地将所述图像电荷从所述光敏元件传送到所述FD区，所述传送装置包含掩埋沟道装置，其包含安置于掩埋沟道掺杂剂区上方的掩埋沟道栅极；及表面沟道装置，其邻近于所述掩埋沟道装置，所述表面沟道装置包含安置于表面沟道区上方的表面沟道栅极，其中所述表面沟道栅极具有与所述掩埋沟道栅极相反的掺杂剂极性。本申请案的又一方面是提供一种制作图像传感器像素的方法，所述方法包括在半导体结构上形成掩埋沟道装置掩模，从而隔离掩埋沟道装置将驻留之处；使用高能量离子植入将第一掺杂剂植入到掩埋沟道掺杂剂区中，其中离子束在植入到所述掩埋沟道掺杂剂区中之前行进穿过掩埋沟道栅极；使用低能量离子植入将第二掺杂剂植入到所述掩埋沟道栅极中；及移除所述掩埋沟道装置掩模。
参考以下各图描述本发明的非限制性及非穷尽性实施例，其中除非另有规定，否则在所有各个视图中相似参考编号指代相似部件。图1是包含常规传送栅极结构及常规光敏元件结构的常规图像传感器像素的横截面图。图2是图解说明根据本发明的实施例的图像传感器的功能框图。图3是图解说明根据本发明的实施例的图像传感器内的两个图像传感器像素的范例像素电路的电路图。图4A是图4B的沿着A-A’线的横截面图，其图解说明根据本发明的实施例包含传送装置的图像传感器像素的一部分。图4B是根据本发明的实施例的光敏元件、传送栅极及浮动扩散区的结构的俯视图。图5是图解说明根据本发明的实施例电子与结构的相对能级之间的关系的图表。图6是图解说明根据本发明的实施例用于制造传送装置的工艺的流程图。
具体实施例方式本文中描述具有部分掩埋沟道传送栅极的图像传感器的设备、系统及制造方法的实施例。在以下描述中，阐述众多特定细节以提供对实施例的透彻理解。然而，相关领域的技术人员将认识到，可在没有所述特定细节中的一者或一者以上的情况下或者借助其它方法、组件、材料等来实践本文中所描述的技术。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。本说明书通篇对“一个实施例”或“一实施例”的提及意指结合所述实施例所描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，在本说明书通篇中的各个位置中短语“在一个实施例中”或“在一实施例中”的出现未必全部指代同一实施例。此外，可以任何适合方式将所述特定特征、结构或特性组合于一个或一个以上实施例中。图1是包含常规传送栅极结构及常规光敏元件结构的常规图像传感器像素的横截面图。图像像素100包含接收入射于 图像像素100上的光105的光敏元件115。为了实施彩色像素，图像像素100进一步包含安置于微透镜140下方的彩色滤光片145。微透镜140辅助将光105聚焦到光敏元件115上。一般来说，图像传感器包含在较大衬底上(即，延伸超出如所展示的衬底135)布置成二维行及列的阵列的许多图像像素100。图像像素100进一步包含安置于衬底135上的浮动扩散(“FD”)区130及光敏元件115(例如，光电二极管)。衬底135可包含在衬底上生长的外延层。传送栅极120安置于光敏元件115与FD区130之间且用于将从光敏元件115输出的信号传送到FD区130。当向传送栅极120施加阈值栅极电压(即，偏置电压)时，可在衬底135中传送栅极120下方及栅极绝缘层125下方形成传导沟道(未图解说明)。P型钉扎层110可安置于光敏元件115上方。颈区域150为包含P型钉扎层110、光敏元件115、传送栅极120与衬底135的相交点的区。像素100如下操作。在积分周期(也称作曝光或积累周期)期间，光105入射于光敏元件115上。光敏元件115响应于入射光而产生电信号(光生电荷)。所述电信号保持于光敏元件115中。在此阶段处，传送栅极120可关断。用以接通传送栅极120的偏置电压可为负电压。当传送栅极120上的偏置电压小于其阈值电压时，传送栅极120关断，且光敏元件115与FD区130之间的衬底能抵抗电子流动。在积分周期之后，传送栅极120经接通以从光敏元件115读出信号。举例来说，向传送栅极120施加正偏置电压，且当传送栅极120上的偏置电压增加时，传送栅极120下方接近浮动扩散 区130的衬底首先变为导电。传送栅极120下方的在向传送栅极120施加偏置电压时变为导电的衬底称为沟道区(未图解说明)。随着接近阈值电压，所述沟道区继续朝向光敏元件115逐渐变为导电。当满足阈值电压时，所述沟道区导电，从而允许电荷载流子在光敏元件115与FD区130之间流动，因此将由光敏元件115保持的电信号传送到FD区130。在光敏元件115中的电信号已被传送到浮动扩散区135之后，接通传送栅极120以待下一积分周期。图2是图解说明根据本发明的实施例的成像系统200的框图。成像系统200的所图解说明实施例包含像素阵列205、读出电路210、功能逻辑215及控制电路220。像素阵列205为成像传感器或像素(例如，像素P1、P2、…、Pn)的二维(“2D”)阵列。在一个实施例中，每一像素为互补金属氧化物半导体(“CMOS”)成像像素。如所图解说明，每一像素被布置到一行(例如，行Rl到Ry)及一列(例如，列Cl到Cx)中以获取人、地点或对象的图像数据，接着可使用所述图像数据再现所述人、地点或对象的2D图像。在每一像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路210读出且传送到功能逻辑215。读出电路210可包含放大电路、模/数(“ADC”)转换电路或其它。功能逻辑215可仅存储所述图像数据或甚至通过应用图像后效果(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵所述图像数据。在一个实施例中，读出电路210可沿着读出列线(图解说明)一次读出一行图像数据或可使用例如串行读出或同时对所有像素的全并行读出的多种其它技术(未图解说明)读出图像数据。控制电路220耦合到像素阵列205以控制像素阵列205的操作特性。举例来说，控制电路220可产生用于控制图像获取的快门信号。图3是图解说明根据本发明的实施例的成像阵列内的两个四晶体管(“4T”)像素的像素电路300的电路图。像素电路300为用于实施图2的像素阵列205内的每一像素的一个可能像素电路架构。然而，应了解，本发明的实施例并不限于4T像素架构；而是，受益于本发明的所属领域的技术人员将理解本发明教示也可适用于3T设计、5T设计及各种其它像素架构。在图3中，像素Pa及Pb布置成两行及一列。每一像素电路300的所图解说明实施例包含光电二极管ro、传送晶体管Tl、复位晶体管T2、源极随耦器(“SF”)晶体管T3、选择晶体管T4及存储电容器Cl。在操作期间，传送晶体管Tl接收传送信号TX，所述传送信号TX将在光电二极管ro中积累的电荷传送到浮动扩散节点FD。在一个实施例中，浮动扩散节点FD可耦合到用于临时存储图像电荷的存储电容器。复位晶体管T2耦合在电源导轨VDD与浮动扩散节点FD之间以在复位信号RST的控制下对像素进行复位(例如，将FD及ro放电或充电到预设电压)。浮动扩散节点FD经耦合以控制SF晶体管T3的栅极。SF晶体管T3耦合在电源导轨VDD与选择晶体管T4之间。SF晶体管T3作为提供到浮动扩散部FD的高阻抗连接的源极随耦器而操作。最后，选择晶体管T4在选择信号SEL的控制下选择性地将像素电路300的输出耦合到读出列线。在一个实施例中，TX信号、RST信号及SEL信号均由控制电路220产生。图4A及图4B图解说明根据本发明的实施例包含传送装置425的图像像素400的一部分。图4B是图像像素400的俯视图且图A是图4B的沿着A-A’线的横截面图。图4A的图像像素400为像素阵列205内的像素Pl到Pn的一个可能实施方案。图像像素400的所图解说明实施例包含P钉扎层405、光敏元件410、浮动扩散区415、衬底层420及传送装置425。光敏元件410及浮动扩散区安置于衬底层420内。P钉扎层405安置于光敏元件410上面。传送装置425安置于光敏元件410与浮动扩散区415之间。传送装置425的所图解说明实施例包含共用栅极电极435、掩埋沟道栅极440、表面沟道栅极445、掩埋沟道掺杂剂区450、表面沟道区455及栅极绝缘层470。掩埋沟道栅极440及表面沟道栅极445两者均接触共用栅极电极435且两者均安置于共用栅极电极435与栅极绝缘层470之间。可向共用栅极电极435施加Vtx430以用于激活传送装置425。在所图解说明的实施例中，掩埋沟道栅极440安置于掩埋沟道掺杂剂区450上面，从而形成掩埋沟道装置。表面沟道栅极445安置于表面沟道区455上面，从而形成表面沟道装置。所述掩埋沟道装置及所述 表面沟道装置串联耦合于光敏元件410与浮动扩散区415之间。掩埋沟道掺杂剂区450可在掩埋沟道栅极440下方对准，且掩埋沟道掺杂剂区450的左边缘可与共用栅极电极435的左边缘齐平。表面沟道区455可在表面沟道栅极445下方对准且表面沟道区455的右边缘可与共用栅极电极435的右边缘齐平。Vtx430可达到传送装置425的阈值电压，从而接通传送装置425。当传送装置425接通时，掩埋沟道460与表面沟道465串联形成，从而允许电荷载流子在光敏元件410与浮动扩散区415之间流动。掩埋沟道460与表面沟道465共同地构成传送装置425的沟道。在所图解说明的实施例中，光敏元件410及浮动扩散区415为N型掺杂的，而掩埋沟道栅极440与光敏元件410及浮动扩散区415的N型掺杂剂相反地(P型)被掺杂。表面沟道栅极445及掩埋沟道掺杂剂区450被掺杂为N型。掩埋沟道栅极440及表面沟道栅极445可为掺杂多晶硅。在所图解说明的实施例中，表面沟道区455为P型掺杂的。在替代实施例中，表面沟道区455可被掺杂为N型或根本不被掺杂。所属领域的技术人员将理解，在替代实施例中，可反转所图解说明实施例中的掺杂极性。在所图解说明的实施例中，掩埋沟道掺杂剂区450及光敏元件410两者均为N型掺杂的，从而使得电子从光电二极管的传送较容易，因为减小了对传送的能量势垒。掩埋沟道掺杂剂区450可意味着传送装置425被称作部分掩埋沟道传送栅极。在曝光周期期间(传送装置425关断)，当光敏元件410为全容量或接近全容量时，由N型掺杂光敏元件410积累的电荷可进入N型掺杂掩埋沟道掺杂剂区450。在一个实例中，进入掩埋沟道掺杂剂区450的电子可“穿通”到浮动扩散区415。所图解说明实施例的此特征促使电荷载流子从光敏元件410溢出到浮动扩散区415中而非流动到相邻像素的光敏元件而引起模糊。通过调整掩埋沟道掺杂剂区450与表面沟道区455的长度之间的比率，可调谐模糊阈值。举例来说，当表面沟道区455缩短时，对过剩电荷溢出到浮动扩散区415中的势垒减小，借此进一步抑制模糊。在所图解说明的实施例中，掩埋沟道掺杂剂区450与衬底相反地被掺杂。因此，当接通传送装置425时，电荷载流子在表面下方被推动(意指栅极绝缘层470与掩埋沟道掺杂剂区450的相交点下方)。掩埋沟道460图解说明在表面下面流动的电荷载流子。在表面下面流动的电荷载流子可向电信号中引入较少噪声，因为所述电荷载流子不会遇到栅极绝缘层(例如，氧化硅)与掩埋沟道掺杂剂区(例如，N型掺杂硅)之间的不均质性。在所图解说明的实施例中，与光敏元件410及浮动扩散区415相比，掩埋沟道栅极440被相反地掺杂。当接通掩埋沟道装置时，掩埋沟道栅极440的相反掺杂减少栅极耗尽，因为P型多晶硅在装置接通时被驱动到积累中。栅极耗尽的减少降低阈值电压且允许电荷载流子以较小电阻流动，借此增加掩埋沟道装置的电流容量。增加的电流容量及较低的阈值电压允许在光敏元件410中积累的电荷更完全且高效地传送到浮动扩散区415，从而导致图像像素400中的降低的图像滞后或帧滞留。此外，由掩埋沟道栅极440被相反地掺杂产生的较低阈值电压允许传送装置425的较低阈值电压。需要传送装置425的低阈值电压以允许可用电压电平具有将电信号从光敏元件410传送到浮动扩散区415的较大(且较快)效应。在一个实施例中，传送装置425的阈值电压在.5V与.9V之间。掩埋沟道掺杂剂区450减轻与形成常规图像像素100相关的制造挑战。颈区域150 (图1)为P钉扎层110、光敏元件115、传送栅极120、栅极绝缘层125与衬底135的相交点。光敏元件115在颈区域150中的三角形性质可能呈现三角形的尖端的确切放置的挑战。举例来说，使传送栅极120与光敏元件115重叠需要成角度植入。使传送栅极120与P钉扎层110欠重叠(under lap)也需要成角度植入。另外，颈区域150可能易受制造中的杂质及不均质性的影响，其会更改所要的电效应。此外，光敏元件115在颈区域150中的三角形区域隔离衬底135的三角形部分，此形成额外不想要的PN结。并且，如果光敏元件115及传送栅极120两者均为N型，那么如此靠近N型传送栅极定位的N型掺杂光敏元件115可能产生暗电流。相比之下，掩埋沟道掺杂剂区450的矩形性质不会形成不想要的PN结且消除与成角度植入相关联的多个复杂步骤。图5是图解说明根据本发明的实施例电子与结构的相对能级之间的关系的图表。图5图解说明电子可在图像像素400中经历的相对能级。在所述图表上，掩埋沟道掺杂剂区450具有最闻能级；表面沟道区455具有第_■闻能级；光敏兀件410具有第二闻能级；浮动扩散区415具有最低相对能级。当电子在掩埋沟道掺杂剂区450中时，图4A中所图解说明的结构的能级促使电子朝向浮动扩散区415流动，而不论传送栅极425是接通还是关断。当传送栅极关断时，N型掩埋沟道掺杂剂区450及P型掩埋沟道栅极440与P型表面沟道区455的组合致使电子朝向浮动扩散区415流动。当传送栅极接通时，维持图5中的相对能级，因为表面沟道装置具有比掩埋沟道装置低的阈值电压。结果为在传送装置425下方产生的任何暗电流可能朝向浮动扩散区415漂移。此特征防止白色像素形成且通过在传送事件之后阻止电子被送回到光敏元件410而减少图像滞后。图6是图解说明根据本发明的实施例用于制造传送装置的工艺的流程图。工艺600为如何制作图像像素400的传送装置425的一个实例。工艺框中的一些或所有工艺框在每一工艺中出现的次序不应视为限制性。而是，受益于本发明的所属领域的技术人员将理解，可以未图解说明的多种次序或甚至并行地执行工艺框中的一些工艺框。在工艺框605中，在现有结构上形成掩埋沟道装置掩模。在现有结构上图案化所述掩埋沟道装置掩模以隔离掩埋沟道装置将驻留的区。现有结构的实例可为P钉扎层405、光敏元件410、浮动扩散区415、衬底层420、掩埋沟道栅极440、表面沟道栅极445、掩埋沟道掺杂剂区450与表面沟道区455的组合。然而，在工艺框605处，掩埋沟道栅极440、表面沟道栅极445、掩埋沟道掺杂剂区450及表面沟道区455可能尚未含有图4中所图解说明的掺杂。举例来说，在工艺框605处，掩埋沟道栅极440及表面沟道栅极445将为未掺杂的多晶硅。在工艺框610处，可使用高能量离子植入在掩埋沟道掺杂剂区450中植入N型掺杂剂(例如，砷或磷)。用以植入磷的能级可为150千电子伏特(keV)。磷的掺杂剂植入剂量可为I X IO12CnT2。在一个实施例中，N型掺杂剂在掩埋沟道区450中的深度为IOnm到30nm。高能量离子束在其去往对掩埋沟道掺杂剂区450进行植入的途中穿过掩埋沟道栅极440。在工艺框615中，低能量离子束(低于150keV的能量)将P型掺杂剂植入到掩埋沟道栅极440中。由于可在同一步骤处借助同一掩模掺杂掩埋沟道掺杂剂区450与掩埋沟道栅极440，因此减少了制造成本。在工艺框620中，移除掩埋沟道装置掩模。在工艺框625中，形成表面沟道装置掩模。在工艺框630中，在表面沟道区455中形成表面沟道掺杂剂(图4A中的所图解说明实施例中的P型掺杂剂)。在一 个实施例中，使用低能量离子植入将N型掺杂剂(例如，砷)植入到表面沟道栅极445中(工艺框635)。包含发明摘要中所描述内容的本发明的所图解说明实施例的以上描述并非打算为穷尽性或将本发明限制于所揭示的精确形式。尽管出于说明性目的而在本文中描述本发明的特定实施例及实例，但如所属领域的技术人员将认识到，可在本发明的范围内做出各种修改。可根据以上详细描述对本发明做出这些修改。以上权利要求书中所使用的术语不应理解为将本发明限制于说明书中所揭示的特定实施例。相反，本发明的范围将完全由以上权利要求书来确定，所述权利要求书将根据所创建的权利要求解释原则来加以理解。
权利要求
1.一种图像传感器像素，其包括 光敏元件，其安置于衬底层中以用于响应于光而积累图像电荷； 浮动扩散“FD”区，其安置于所述衬底层中以从所述光敏元件接收所述图像电荷；及传送装置，其安置于所述光敏元件与所述FD区之间以选择性地将所述图像电荷从所述光敏元件传送到所述FD区，所述传送装置包含 掩埋沟道装置，其包含安置于掩埋沟道掺杂剂区上方的掩埋沟道栅极；及表面沟道装置，其与所述掩埋沟道装置串联，所述表面沟道装置包含安置于表面沟道区上方的表面沟道栅极，其中所述表面沟道栅极具有与所述掩埋沟道栅极相反的掺杂极性。
2.根据权利要求1所述的图像传感器像素，其进一步包括共用栅极电极及共用栅极绝缘层，其中所述掩埋沟道栅极及所述表面沟道栅极安置于所述共用栅极电极与所述共用栅极绝缘层之间，且其中所述共用栅极电极递送所述掩埋沟道栅极与所述表面沟道栅极所共用的栅极电压。
3.根据权利要求1所述的图像传感器像素，其中所述掩埋沟道掺杂剂区邻近于所述光敏元件及所述表面沟道区。
4.根据权利要求3所述的图像传感器像素，其中所述掩埋沟道掺杂剂区的长度与所述表面沟道区的长度的比率经调谐以在所述光敏元件接近全容量且所述传送装置关断时允许电子从所述光敏元件穿通到所述FD区。
5.根据权利要求3所述的图像传感器像素，其中所述掩埋沟道掺杂剂区毗连所述光敏元件，掩埋掺杂剂在所述掩埋沟道栅极下方对准，且所述掩埋沟道掺杂剂区的左边缘与所述共用栅极电极的左边缘齐平。
6.根据权利要求1所述的图像传感器像素，其中所述掩埋沟道栅极具有与所述光敏元件及所述FD区相反的掺杂极性。
7.根据权利要求6所述的图像传感器像素，其中所述光敏元件、所述FD区、所述掩埋沟道掺杂剂区及所述表面沟道栅极为N型掺杂的，且其中所述掩埋沟道栅极为P型掺杂的。
8.根据权利要求7所述的图像传感器像素，其中所述表面沟道区为P型掺杂的。
9.根据权利要求1所述的图像传感器像素，其中所述表面沟道装置具有比所述掩埋沟道装置低的阈值电压。
10.根据权利要求1所述的图像传感器像素，其中所述传送装置的阈值电压在.5V与.9V之间。
11.一种成像系统，其包括 成像像素阵列，其中每一成像像素包含 读出电路，其耦合到所述成像像素阵列以从图像传感器像素中的每一者读出图像数据； 光敏元件，其安置于衬底层中以用于响应于光而积累图像电荷； 浮动扩散“FD”区，其安置于所述衬底层中以从所述光敏元件接收所述图像电荷；及传送装置，其安置于所述光敏元件与所述FD区之间以选择性地将所述图像电荷从所述光敏元件传送到所述FD区，所述传送装置包含 掩埋沟道装置，其包含安置于掩埋沟道掺杂剂区上方的掩埋沟道栅极；及表面沟道装置，其邻近于所述掩埋沟道装置，所述表面沟道装置包含安置于表面沟道区上方的表面沟道栅极，其中所述表面沟道栅极具有与所述掩埋沟道栅极相反的掺杂剂极性。
12.根据权利要求11所述的成像系统，其中所述掩埋沟道栅极具有与所述光敏元件及所述FD区相反的掺杂极性。
13.根据权利要求12所述的成像系统，其中所述光敏元件、所述FD区、所述掩埋沟道掺杂剂区及所述表面沟道栅极为N型掺杂的，且其中所述掩埋沟道栅极为P型掺杂的。
14.根据权利要求11所述的成像系统，其中所述掩埋沟道装置具有比所述表面沟道装置高的阈值电压。
15.根据权利要求11所述的成像系统，其中所述掩埋沟道掺杂剂区邻近于并毗连所述光敏元件，且所述掩埋沟道栅极与所述表面沟道栅极的长度的比率经调谐以优化所述成像像素的模糊及滞后特性。
16.根据权利要求11所述的成像系统，其进一步包括 共用栅极电极；及 共用栅极绝缘层，其中所述掩埋沟道栅极及所述表面沟道栅极安置于所述共用栅极电极与所述共用栅极绝缘层之间，且其中所述共用栅极电极递送所述掩埋沟道栅极与所述表面沟道栅极所共用的栅极电压。
17.一种制作图像传感器像素的方法，所述方法包括 在半导体结构上形成掩埋沟道装置掩模，从而隔离掩埋沟道装置将驻留之处； 使用高能量离子植入将第一掺杂剂植入到掩埋沟道掺杂剂区中，其中离子束在植入到所述掩埋沟道掺杂剂区中之前行进穿过掩埋沟道栅极； 使用低能量离子植入将第二掺杂剂植入到所述掩埋沟道栅极中；及 移除所述掩埋沟道装置掩模。
18.根据权利要求17所述的方法，其进一步包括 在所述半导体结构上形成表面沟道装置掩模，从而隔离表面沟道装置将驻留之处； 在表面沟道区中沉积第三掺杂剂；及 使用低能量离子植入将第四掺杂剂植入到表面沟道栅极中，使得所述掩埋沟道装置与所述表面沟道装置串联。
19.根据权利要求18所述的方法，其中所述第四掺杂剂为N型。
20.根据权利要求17所述的方法，其中所述第一掺杂剂为N型且所述第二掺杂剂为P型。
全文摘要
本发明案涉及图像传感器的部分掩埋沟道传送装置。本发明涉及包含光敏元件、浮动扩散区及传送装置的图像传感器像素的实施例。所述光敏元件安置于衬底层中以用于响应于光而积累图像电荷。所述浮动扩散区安置于所述衬底层中以从所述光敏元件接收所述图像电荷。所述传送装置安置于所述光敏元件与所述浮动扩散区之间以选择性地将所述图像电荷从所述光敏元件传送到所述浮动扩散区。所述传送装置包含掩埋沟道装置，所述掩埋沟道装置包含安置于掩埋沟道掺杂剂区上方的掩埋沟道栅极。所述传送装置还包含表面沟道装置，所述表面沟道装置包含安置于表面沟道区上方的表面沟道栅极。所述表面沟道装置与所述掩埋沟道装置串联。所述表面沟道栅极具有与所述掩埋沟道栅极相反的极性。
文档编号H01L27/146GK103050500SQ20121038583
公开日2013年4月17日 申请日期2012年10月12日 优先权日2011年10月13日
发明者陈刚, 胡兴忠, 戴幸志, 毛杜立, 马诺·比库曼德拉, 郑伟, 钱胤, 熊智斌, 文森特·韦内齐亚, 顾克强, 霍华德·E·罗兹 申请人:全视科技有限公司