专利名称：半导体封装体和堆叠半导体封装体的制作方法
技术领域：
本发明涉及半导体封装体和堆叠半导体封装体，更具体涉及可防止凸块短路的半导体封装体和堆叠半导体封装体。
背景技术：
当前，随着电子/电气产品趋于高性能，电子应用尺寸和重量减小。因此，为了满足重量轻、纤小、紧凑和小型化产品的需求，半导体封装体的薄型形成和高密度安装是重要的。目前，在台式PC、笔记本、移动电话等中，随着诸如RAM (随机存取存储器)和闪存存储芯片的容量的增加，半导体封装体的小型化趋势变得突出。因此，研究和开发了用作重要部件的半导体封装体以具有小尺寸，并且提出和研究了以有限的尺寸在基板上安装增加数量的半导体封装体的各种技术。由于这样的事实，提出当采用相同存储容量的芯片时能使得半导体封装体的尺寸和厚度最小化的技术。作为示例，采用此技术制造的半导体封装体称为倒装芯片封装体体。这样的倒装芯片封装体体的优点在于，采用了能够高密度封装的接合工艺，并且根据需要确定半导体芯片的内部电路中接合垫的位置，因此简化了电路设计，减小了电路布线的电阻，并且可减小功耗。此外，在倒装芯片封装体中，因为缩短了电信号路径，所以可改善半导体封装体的运行速度。因此，可获得优良的电特性，并且因为半导体芯片的后侧暴露到外部，所以可获得优良的热特性。典型地，在倒装芯片封装体中，基板和半导体芯片采用焊膏或凸块彼此电连接。近来，为了克服 堆叠封装体中采用金属布线引起的问题，防止堆叠封装体的电特性劣化以及使得堆叠封装体小型化，积极研究采用贯通电极的堆叠封装体。在采用贯通电极的堆叠封装体中，在堆叠各个半导体芯片时，粘合剂插设在半导体芯片的要彼此接触的贯通电极之间，并且液相填充物通过底填工艺填充在除粘合剂之外的半导体芯片之间的空间中，由此半导体芯片彼此电连接且物理连接。因为电连接采用贯通电极形成，所以防止了电性劣化，改善了半导体芯片的运行速度，并且能够积极适应小型化趋势。典型地，堆叠的半导体芯片之间的电连接采用连接构件形成，该连接构件插设在贯通电极的突出部分之间，其中突出部分从上半导体芯片的下表面和下半导体芯片的上衬垫突出出来以彼此接触。例如，连接构件可为焊料。然而，在电连接堆叠半导体芯片的过程中，频繁发生的问题是因为上半导体芯片和下半导体芯片可能电性短路。具体地，具有包括上衬垫的贯通电极的半导体芯片通过连接构件的媒介电连接。就是说，插设在上半导体芯片的贯通电极的突出部分和下半导体芯片的上衬垫之间的连接构件采用回流工艺熔化，由此上半导体芯片和下半导体芯片彼此电连接。在这点上，通过回流工艺熔化的连接构件很可能沿着上半导体芯片的贯通电极的突出部分渗漏进入下半导体芯片的下表面且粘附到下半导体芯片的下表面。随着下半导体芯片的部分厚度通过背研磨工艺从下半导体芯片的下表面去除，实际上构成下半导体芯片的硅物质因此暴露到外面。因为由硅制成的半导体芯片是可允许微小电流通过的半导体，所以频繁引起的问题在于上半导体芯片和下半导体芯片很可能电性短路。这样的短路可导致半导体芯片的误操作，并且会导致制造产率锐减。
发明内容
本发明的实施例涉及半导体封装体和堆叠半导体封装体，其能够防止由于不具有良好节距的凸块的短路引起的制造产率下降。在本发明的一个实施例中，半导体封装体包括半导体芯片，具有多个接合垫；电介质构件，形成在该半导体芯片之上使得各个接合垫的一部分被暴露且具有梯形截面形状；以及凸块，形成为覆盖各个接合垫的暴露部分以及电介质构件的一部分且具有台阶状截面形状。每个凸块可包括第一平坦部分，形成在接合垫的暴露部分之上；倾斜部分，从第一平坦部分的一端倾斜延伸并且形成在电介质构件的侧表面之上；以及第二平坦部分，从倾斜部分的一端延伸到电介质构件的上表面的中间。凸块可包括种子金属层，覆盖接合垫的暴露部分和电介质构件的一部分；以及金属镀覆层，形成在种子金属层之上。金属镀覆层可包括具有第一熔点的第一金属层和具有低于第一熔点的第二熔点的第二金属层。在本发明的另一个实施例中，半导体封装体包括半导体芯片、电介质构件和凸块。半导体芯片具有其上形成多个接合垫的第一表面和背对第一表面的第二表面，并且形成有通过第一表面和第二表面且与各个接合垫连接的贯通电极；电介质构件形成在第一表面之上使得各个接合垫的一部分被暴露并且形成在第一表面和第二表面之上使得贯通电极不被覆盖，其中该电介质构件具有梯形截面形状；凸块形成在半导体芯片的第一表面和第二表面的暴露部分以及电介质构件的一部分之上，并且具有台阶状截面形状。每个凸块可包括第一平坦部分，形成在接合垫的暴露部分之上；倾斜部分，从第一平坦部分的一端倾斜延伸并且形成在电介质构件的侧表面之上；以及第二平坦部分，从倾斜部分的一端延伸到电介质构件的上表面的中间。凸块可包括种子金属层，覆盖接合垫的暴露部分和电介质构件的一部分；以及金属镀覆层，形成在种子金属层之上。金属镀覆层可包括具有第一熔点的第一金属层和具有低于第一熔点的第二熔点 的第二金属层。形成在半导体芯片的第一表面之上的凸块可设置为覆盖接合垫地没有被电介质构件覆盖的暴露部分以及电介质构件的一半部分。形成在半导体芯片的第二表面之上的凸块可设置为具有与各个贯通电极连接的一端和覆盖各个电介质构件的一半的另一端。在本发明的另一个实施例中，堆叠半导体封装体包括第一半导体封装体和第二半导体封装体。第一半导体封装体包括半导体芯片，具有第一表面和第二表面且在第一表面之上形成有多个接合垫；电介质构件，形成为覆盖各个接合垫的一部分且具有梯形截面形状；以及凸块，形成为覆盖各个接合垫的暴露部分以及电介质构件的一部分且具有台阶状截面形状。第二半导体封装体具有与第一半导体封装体相同的结构，其中第一半导体封装体和第二半导体封装体堆叠为使得其凸块彼此面对且彼此连接。每个凸块可包括第一平坦部分，形成在接合垫的暴露部分之上；倾斜部分，从第一平坦部分的一端倾斜延伸且形成在电介质构件的侧表面之上；以及第二平坦部分，从倾斜部分的一端延伸到电介质构件的上表面的中间。凸块可包括种子金属层，覆盖接合垫的暴露部分和电介质构件的一部分；以及金属镀覆层，形成在种子金属层之上。金属镀覆层可包括具有第一熔点的第一金属层和具有低于第一熔点的第二熔点的第二金属层。在本发明的另一个实施例中，堆叠半导体封装体包括第一半导体封装体和第二半导体封装体。第一半导体封装体包括半导体芯片，具有第一表面和第二表面并且形成有在第一表面之上的多个接合垫以及穿过第一表面和第二表面且与各个接合垫连接的贯通电极；电介质构件，形成在第一表面和第二表面之上使得各个接合垫的一部分被暴露且不覆盖贯通电极，具有梯形截面形状；以及凸块，形成为覆盖半导体芯片的第一表面和第二表面的暴露部分和各个电介质构件的一部分且具有台阶状截面形状。第二半导体封装体具有与第一半导体封装体相同的结构，其中第一半导体封装体和第二半导体封装体堆叠为使第二半导体封装体的第二表面面对第一半导体封装体的第一表面。
每个凸块可包括第一平坦部分，形成在接合垫的暴露部分之上；倾斜部分，从第一平坦部分的一端倾斜延伸且形成在电介质构件的侧表面之上；以及第二平坦部分，从倾斜部分的一端延伸到电介质构件的上表面的中间。凸块可包括种子金属层，覆盖接合垫的暴露部分和电介质构件的一部分；以及金属镀覆层，形成在种子金属层之上。金属镀覆层可包括具有第一熔点的第一金属层和具有低于第一熔点的第二熔点的第二金属层。形成在半导体芯片的第一表面之上的凸块可设置为覆盖接合垫的没有被电介质构件覆盖的暴露部分和各个电介质构件的一半。形成在半导体芯片的第二表面之上的凸块可设置为具有与各个贯通电极连接的一端和覆盖各个电介质构件的一半的另一端。
图1是示出根据本发明实施例的半导体封装体的截面图；图2A至2G是顺序示出制造图1所示半导体封装体的方法的工艺的截面图；图3是示出根据本发明另一个实施例的堆叠半导体封装体的堆叠结构的截面图；图4是示出根据本发明另一个实施例的半导体封装体的截面图；图5和6是示出根据本发明其它实施例的堆叠半导体封装体的堆叠结构的截面图；图7是应用根据本发明实施例的半导体封装体的电子应用的系统模块图；以及
图8是示出包括根据本发明实施例的半导体封装体的电子应用示例的模块图。
具体实施例方式以下，将参考附图具体描述本发明的具体实施例。这里，应理解附图不必按比例且在一些情况下比例可能被夸大以更清楚地显示本发明的某些特征。图1是示出根据本发明实施例的半导体封装体的截面图。参见图1，根据本发明实施例的半导体封装体100包括半导体芯片110、电介质构件120和凸块130。半导体芯片110具有第一表面IlOa和背对第一表面IlOa的第二表面110b。第一表面I IOa和第二表面IlOb中的至少一个用作有源表面,并且有源表面包括电路单兀(未不出)和接合垫111。在本实施例中，第一表面IlOa用作有源表面。电路单元例如可包括用于存储数据的数据存储部分和/或用于处理数据的数据处理部分。多个接合垫111可以规则间隔(间距)设置在半导体芯片110的第一表面IlOa上。电介质构件120形成为选择性地覆盖接合垫111的一部分，并且具有梯形截面形状，其中电介质构件120的每一个都可选择性覆盖接合垫111的各接合垫的一部分。因此，电介质构件120的两侧表面形成为以预定的角度倾斜。电介质构件120可用于吸收施加到半导体封装体100的外部震动。凸块130用于电连 接和机械连接半导体芯片与半导体芯片或半导体芯片与基板，并且用作电信号的传输通道和 机械连接。凸块130形成为覆盖各接合垫111的暴露部分(其中接合垫111的暴露部分是接合垫111的没有被电介质构件120覆盖的部分)，并且基本上覆盖电介质构件120的一半部分。在这点上，凸块130形成在各电介质构件120的一侧表面上(换言之，凸块130中的凸块可覆盖电介质构件120中的电介质构件的一侧表面)。因此，凸块130也以预定角度倾斜。结果，倾斜的凸块130以这样的方式可形成为可在有限空间内最大限度地与另外的相邻凸块分开，因此可最小化凸块130之间的干扰，由此能够实现具有良好节距的凸块。每个凸块130都包括第一平坦部分130a、倾斜部分130b和第二平坦部分130c，第一平坦部分130a形成在接合垫111的暴露部分上/之上，并且可延伸超过接合垫111的暴露部分以覆盖半导体芯片110的一部分，倾斜部分130b从第一平坦部分130a的一端倾斜延伸，并且形成在电介质构件120的侧表面上，第二平坦部分130c从倾斜部分130b的一端延伸到电介质构件120的上表面的中间。每个凸块130都具有台阶状截面形状。凸块130例如可包括种子金属层131以及金属镀覆层132和133。种子金属层131形成在半导体芯片110的接合垫111上。种子金属层131形成为从接合垫111的没有被电介质构件120覆盖的暴露端延伸，以覆盖电介质构件120的一侧和基本上电介质构件120的上表面的中间。金属镀覆层132和133可形成在种子金属层131上以与种子金属层131具有相同的长度，并且可包括具有第一熔点的第一金属层132以及具有低于第一熔点的第二熔点的第二金属层133。例如，第一金属层132可由铜形成，并且第二金属层133可由焊料形成。
图2A至2G是顺序示出制造图1所示半导体封装体的方法的工艺的截面图。参见图2A，多个接合垫111形成在通过预定单元工艺制造的半导体芯片110的第一表面IlOa上。参见图2B，在电介质物质施加或沉积在半导体芯片110上后，部分的电介质物质被去除以暴露部分的接合垫111，从而形成具有预定高度的电介质构件120。此外，在去除部分的电介质物质后，电介质构件120的一部分可分别覆盖接合垫111中的各个接合垫的一部分。电介质构件120被图案化为具有两侧表面倾斜的梯形截面形状。参见图2C和2D,用于执行电镀工艺的种子金属层131沉积在形成有电介质构件120的半导体芯片110上。其后，光致抗蚀剂140形成在种子金属层131上。通过采用掩模图案(未示出)部分地去除光致抗蚀剂140，暴露种子金属层131的一部分，其中种子金属层131的暴露部分基本上为位于接合垫111的一部分上以及电介质构件120上的那些部分。光致抗蚀剂140用于最大化电镀面积，电镀面积之上基本上要执行电镀工艺，从而获得所希望的结构。参见图2E，通过在半导体芯片110上执行镀覆工艺而在种子金属层131上形成金属镀覆层132和133，由此凸块130完整地形成。考虑在随后的接合工艺中用于接合另一半导体芯片(或印刷电路板)的热压条件而决定凸块130的高度。
参见图2F，通过剥离工艺完全去除半导体芯片110上保持的光致抗蚀剂140。在去除光致抗蚀剂140后，种子金属层131的没有被覆盖和/或暴露的部分保留在电介质构件120和半导体芯片110上。参见图2G，通过在去除光致抗蚀剂140后蚀刻种子金属层131的暴露部分，各凸块130形成为具有倾斜部分。从而，由于两个相邻凸块之间的距离可在有限的空间内被最大化，所以能够制造具有良好节距的半导体封装体。图3是示出根据本发明另一个实施例的堆叠半导体封装体的堆叠结构的截面图。参见图3，根据本发明另一个实施例的堆叠半导体封装体包括第一半导体封装体200和第二半导体封装体300。第一半导体封装体200和第二半导体封装体300堆叠为使得它们各自的有源表面彼此面对。第一半导体封装体200包括半导体芯片210、电介质构件220以及凸块230 ;第二半导体封装体300包括半导体芯片310、电介质构件320以及凸块330。半导体芯片210具有第一表面210a和背向第一表面210a的第二表面210b ;半导体芯片310具有第一表面310a以及背向第一表面310a的第二表面310b。半导体芯片210的有源表面210a包括电路单元(未示出)以及接合垫211 ;半导体芯片310的有源表面310a包括电路单元(未示出)以及接合垫311。电路单元例如可包括用于存储数据的数据存储部分和/或用于处理数据的数据处理部分。多个接合垫211例如可以规则的间隔(间距)设置在半导体芯片210的上表面上；多个接合垫311例如可以规则的间隔(间距)设置在半导体芯片310的上表面上。电介质构件220突出地形成为选择性覆盖接合垫211的一部分，并且具有梯形截面形状；电介质构件320突出地形成为选择性覆盖接合垫311的一部分，并且具有梯形截面形状。因此，电介质构件220和320的侧表面形成为以预定的角度倾斜。凸块230形成为覆盖接合垫211的暴露部分，这里的接合垫211的暴露部分是接合垫211的没有被电介质构件220覆盖的那些部分；凸块330形成为覆盖接合垫311的暴露部分，这里的接合垫311的暴露部分是接合垫311的没有被电介质构件320覆盖的那些部分。此外，凸块230形成为基本上覆盖电介质构件220的一半部分；凸块330形成为基本上覆盖电介质构件320的一半部分。这样，因为凸块230形成在电介质构件220的一侧表面上，凸块330形成在电介质构件320的一侧表面上，所以凸块230和330也以与电介质构件120相同的预定角度倾斜。结果，因为凸块230和330形成为以这样的方式倾斜，所以每个凸块可与其它相邻的凸块最低限度地干扰，能够实现具有良好节距的凸块。凸块230例如可包括种子金属层231以及金属镀覆层232和233 ;凸块330例如可包括种子金属层331以及金属镀覆层332和333。种子金属层231形成在半导体芯片210的接合垫211上，种子金属层331形成在半导体芯片310的接合垫311上。种子金属层231形成为从接合垫211的没有被电介质构件220覆盖的暴露端基本上延伸到电介质构件220的上表面的中间，其中电介质构件从半导体芯片210的表面向外突出；种子金属层331形成为从接合垫311的没有被电介质构件320覆盖的暴露端基本上延伸到电介质构件320的上表面的中间，其中电介质构件从半导体芯片310的表面向外突出。金属镀覆层232和233可形成在种子金属层231上以与种子金属层231具有相同的长度，并且可包括具有第一熔点的第一金属层232以及具有低于第一熔点的第二熔点的第二金属层233 ;金属镀覆层332和333可形成在种子金属层331上以与种子金属层331具有相同的长度，并且可包括具有第一熔点的第一金属层332以及具有低于第一熔点的第二熔点的第二金属层333。例如,第一金属层232和332可由铜形成，并且第二金属层233和333可由焊料形成。在根据实施例的堆叠半导体封装体中，第一半导体封装体200和第二半导体封装体300堆叠为使得第一半导体封装体200的第一表面210a和第二半导体封装体300的第一表面310a彼此面对。就是说，通过在各个半导体封装体200和300的凸块230和330彼此连接后执行热压，可形成包括两个单元半导体封装体的堆叠结构350。
因为各个凸块230和330形成为倾斜，所以可充分保证两个相邻凸块之间的距离，并且因为各个凸块230和330由设置在其间的电介质构件220和320彼此隔离，所以能够防止发生短路。图4是示出根据本发明另一个实施例的半导体封装体的截面图。参见图4，根据本发明另一个实施例的半导体封装体400包括半导体芯片410，其具有第一表面410a和第二表面410b,第一表面410a形成为具有以规则间隔分隔的多个接合垫411。在一些实施例中，第二表面410b不包括接合垫411。半导体芯片410包括通孔412和贯通电极413，通孔412穿过第一表面410a和第二表面410b以与接合垫411连接，贯通电极413形成在各个通孔412中且与各个接合垫411连接。半导体芯片410还包括以规则间隔形成在第一表面410a和第二表面410b上的电介质构件420和凸块430。电介质构件420突出地形成在半导体芯片410的第一表面410a和第二表面410b上，使得电介质构件420与贯通电极413不接触，并且具有梯形截面形状。因此，电介质构件420的两侧表面形成为以预定的角度倾斜。形成在第一表面410a上的电介质构件420设置为选择性覆盖接合垫411的一部分。
凸块430形成为从半导体芯片410的第一表面410a和第二表面410b的暴露部分延伸到各个电介质构件420的一部分。形成在第一表面410a上的凸块430形成为覆盖接合垫411的没有被电介质构件420覆盖的剩余部分，并且凸块430可覆盖电介质构件420的一半。形成在第二表面410b上的凸块430形成为具有与贯通电极413中的各贯通电极连接的一端和覆盖电介质构件420中的各电介质构件的一半部分的另一端。从而，形成在第一表面410a上的凸块430和形成在第二表面410b上的凸块430可通过贯通电极413彼此电连接。因为各个凸块430形成在电介质构件420的具有梯形截面形状的侧表面上，所以凸块430也以与其上形成有凸块430的电介质构件420侧相同的预定角度倾斜。结果，因为凸块430形成为以这样的方式倾斜，所以每个凸块可最低限度地干扰其它相邻凸块，因此能够实现具有良好节距的凸块。凸块430例如可包括种子金属层431和金属镀覆层432和433,种子金属层431形成在第一表面410a的接合垫411上且形成在第二表面410b上，金属镀覆层432和433形成在种子金属层431上。在第一表面410a上，种子金属层431形成为从接合垫411的没有被电介质构件420覆盖而暴露的部分延伸到电介质构件420的一部分。在第二表面410b上,种子金属层431可形成为从暴露的贯通电极413延伸到电介质构件420的一部分。金属镀覆层432和433可形成在种子金属层431上以与种子金属层431具有相同的长度，并且可包括具有第一熔点的第一金属层432和具有低于第一熔点的第二熔点的第二金属层433。例如,第一金属层432可由铜形成，并且第二金属层433可由焊料形成。图5是示出根据本发明另一个实施例的堆叠半导体封装体的堆叠结构的截面图。参见图5，根据本发明另一个实施例的堆叠半导体封装体包括第一半导体封装体500和第二半导体封装体 600。第一半导体封装体500和第二半导体封装体600堆叠为使得第一半导体封装体500的第一表面510a和第二半导体封装体600的第二表面610b彼此面对。第一半导体封装体500包括半导体芯片510、电介质构件520以及凸块530 ;第二半导体封装体600包括半导体芯片610、电介质构件620以及凸块630。半导体芯片510具有第一表面510a以及第二表面510b,并且以规则的间隔形成有多个接合垫511 ;半导体芯片610具有第一表面610a以及第二表面610b，并且以规则的间隔形成有多个接合垫611。半导体芯片510包括穿过第一表面510a和第二表面510b以与接合垫511连接的通孔512，并且贯通电极513形成在各个通孔512中；半导体芯片610包括穿过第一表面610a和第二表面610b以与接合垫611连接的通孔612，并且贯通电极613形成在各个通孔612中。电介质构件520突出地形成在半导体芯片510的第一表面510a上,使得电介质构件520与贯通电极513不直接接触，并且电介质构件520具有梯形截面形状；电介质构件620突出地形成在半导体芯片610的第二表面610b上，使电介质构件620与贯通电极613不直接接触，并且电介质构件620具有梯形截面形状。从而，电介质构件520和620的两侧表面形成为以预定的角度倾斜。形成在第一表面510a上的电介质构件520设置为选择性覆盖接合垫511的一部分；形成在第一表面610a上的电介质构件620设置为选择性覆盖接合垫611的一部分。
形成在第一表面510a上的凸块530形成为覆盖接合垫511的没有被电介质构件520覆盖的剩余部分,并且凸块530可分别覆盖电介质构件520中的各电介质构件的一半；形成在第一表面610a上的凸块630形成为覆盖接合垫611的没有被电介质构件620覆盖的剩余部分，并且凸块630可分别覆盖电介质构件620中的各电介质构件的一半。第二表面510b上形成的凸块530具有与贯通电极513连接的一端以及覆盖电介质构件520的一半部分的另一端；形成在第二表面610b上的凸块630具有与贯通电极613连接的一端以及覆盖电介质构件620的一半部分的另一端。因此,形成在第一表面510a上的凸块530以及形成在第二表面510b上的凸块530可通过贯通电极513彼此电连接；形成在第一表面610a上的凸块630以及形成在第二表面610b上的凸块630可通过贯通电极613彼此电连接。因为各个凸块530形成在具有梯形截面形状的电介质构件520的侧表面上，所以凸块530也以与其上形成有凸块530的电介质构件520的侧面相同的倾斜角倾斜；因为各个凸块630形成在具有梯形截面形状的电介质构件620的侧表面上，所以凸块630也以与其上形成有凸块630的电介质构件620的侧面相同的倾斜角倾斜。结果，因为凸块530和630形成为以这样的方式倾斜，所以每个凸块可最低程度地干扰其它相邻凸块，因此能够实现具有良好节距的凸块。凸块530例如可包括形成在第一表面510a上的接合垫511上的种子金属层531和可形成在第二表面510b上的种子金属层531 ;凸块630例如可包括形成在第一表面610a上的接合垫611上的种子金属层631以及可形成在第二表面610b上的种子金属层631。凸块530还可包括形成在种子金属层531上的金属镀覆层532和533 ;凸块630还可包括形成在种子金属层631上的金属镀覆层632和633。种子金属层531形成为从接合垫511的没有被电介质构件520覆盖的暴露部分延伸到电介质构件520的一部分；种子金属层631形成为从接合垫611的没有被电介质构件620覆盖的暴露部分延伸到电介质构件620的一部分。金属镀覆层532和533可形成在种子金属层531上以与种子金属层531具有相同的长度，并且可包括具有第一熔点的第一金属层532和具有低于第一熔点的第二熔点的第二金属层533 ;金属镀覆层632和633可形成在种子金属层631上以与种子金属层631具有相同的长度，并且可包括具有第一熔点的第一金属层632和具有低于第一熔点的第二熔点的第二金属层633。例如,第一金属层532和632可由铜形成，并且第二金属层533和633可由焊料形成。在根据本实施例的堆叠半导体封装体中，在第一半导体封装体500和第二半导体封装体600堆叠为使得形成在第一半导体封装体500的第一表面510a上的凸块530和形成在第二半导体封装体600的第二表面610b上的凸块630彼此连接之后，执行热压，可形成包括两个单元半导体封装体的堆叠结构650。因为各个凸块530和630形成为倾斜，所以可充分保证两个相邻凸块之间的距离，并且因为各个凸块530和630由设置在其间的电介质构件520和620彼此隔离，所以能够
防止发生短路。如图6所示，通过在根据本发明另一个实施例的堆叠半导体封装体中扩展地应用这样的方案，可易于堆叠至少三个单元半导体封装体。上述的半导体封装技术可应用于各种半导体装置及具有其的封装模块。
参见图7，根据本发明另一个实施例的半导体封装体可应用于电子系统10。电子系统10可包括控制器11、输入/输出单元12、存储器13和接口 14。控制器11、输入/输出单元12和存储器13可通过母线15彼此耦合，母线15提供数据移动的通道。例如，控制器11可至少包括至少一个微处理器、至少一个数字信号处理器、至少一个微控制器以及能够执行这些部件的相同功能的逻辑器件的任何一个。控制器11和存储器13可包括根据本发明实施例的半导体封装体中的至少任何一个。输入/输出单元12可包括选自键区、键盘、显示装置等中的至少一个。存储器13是用于存储数据的装置。存储器13可存储控制器11等要执行的指令和/或数据等。存储器13可包括诸如DRAM的易失性存储器和/或诸如闪存的非易失性存储装器。例如，闪存可安装到诸如移动终端或台式计算机的信息处理系统。闪存可由半导体磁盘装置(semiconductor disc device, SSD)构成。在此情况下，电子系统10可在闪存系统中稳定地存储大量的数据。电子系统10还可包括接口 14，其构造为从通讯网络接收数据或传输数据至通信网络。接口 14可为有限型或无线型。例如，接口 14可包括天线或有线或无线收发器。此夕卜，电子系统10可附加地提供有应用芯片组、照相机成像处理器(CIS)、输入/输出单元等。电子系统10可实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，该移动系统可为个人数字助理(PDA)、便携式计算机、网络写字板、移动电话、无线电话、膝上计算机、存储卡、数字音乐系统和信息传输/接收系统中的任何一个。当电子系统10是能够执行无线通信的设备时，电子系统10可用在诸如CDMA (码分多址)、GSM (全球移动通信系统)、NADC (北美数字蜂窝)、E-TDMA (增强时分多址)、WCDAM (宽带码分多址)和CDMA2000的通讯系统中。 参见图8，根据本发明实施例的半导体封装体可提供为存储卡20的形式。例如，存储卡20可包括诸如非易失性存储装置的存储器21和存储控制器22。存储器21和存储控制器22可存储数据或读取数据。存储器21可包括应用本发明实施例的封装技术的非易失性存储装置中的至少任何一个。存储控制器22可控制存储器21，使得响应于来自主机23的读取/写入要求而读出存储数据或存储数据。尽管为了说明的目的已经描述了本发明的具体实施例，但是本领域的技术人员应理解，在不偏离本发明的范围和精神的情况下，各种替换、添加和替换是可能的。本申请要求2011年10月21日提交的韩国专利申请第10-2011-0108307号的优先权，其全部内容通过引用结合于此。
权利要求
1.一种半导体封装体，包括 半导体芯片，具有多个接合垫； 电介质构件，形成在该半导体芯片之上使得各接合垫的一部分被暴露，并且具有梯形截面形状；以及 凸块，形成为覆盖各该接合垫的暴露部分和该电介质构件的一部分，并且具有台阶状截面形状。
2.根据权利要求1所述的半导体封装体，其中每个凸块包括 第一平坦部分，形成在该接合垫的该暴露部分之上； 倾斜部分，从该第一平坦部分的一端倾斜延伸并且形成在该电介质构件的侧表面之上；以及 第二平坦部分，从该倾斜部分的一端延伸到该电介质构件的上表面的中间。
3.根据权利要求1所述的半导体封装体，其中该凸块包括 种子金属层，覆盖该接合垫的该暴露部分和该电介质构件的一部分；以及 金属镀覆层，形成在该种子金属层之上。
4.根据权利要求3所述的半导体封装体，其中该金属镀覆层包括具有第一熔点的第一金属层和具有低于该第一熔点的第二熔点的第二金属层。
5.一种半导体封装体，包括 半导体芯片，具有第一表面和背对该第一表面的第二表面，该第一表面上形成有多个接合垫，并且该半导体芯片形成有穿过该第一表面和该第二表面且与各接合垫连接的贯通电极； 电介质构件，形成在该第一表面之上使得各个该接合垫的一部分被暴露，并且形成在该第一表面和第二表面之上使得该贯通电极不被覆盖，并且其中该电介质构件具有梯形截面形状；以及 凸块，形成在该半导体芯片的该第一表面和该第二表面的暴露部分之上以及该电介质构件的一部分之上，并且具有台阶状截面形状。
6.根据权利要求5所述的半导体封装体，其中每个凸块包括 第一平坦部分，形成在该接合垫的暴露部分之上； 倾斜部分，从该第一平坦部分的一端倾斜延伸并且形成在该电介质构件的侧表面之上；以及 第二平坦部分，从该倾斜部分的一端延伸到该电介质构件的上表面的中间。
7.根据权利要求5所述的半导体封装体，其中该凸块包括 种子金属层，覆盖该接合垫的该暴露部分和该电介质构件的一部分；以及 金属镀覆层，形成在该种子金属层之上。
8.根据权利要求7所述的半导体封装体，其中该金属镀覆层包括具有第一熔点的第一金属层和具有低于该第一熔点的第二熔点的第二金属层。
9.根据权利要求5所述的半导体封装体，其中形成在该半导体芯片的第一表面之上的该凸块设置为覆盖该接合垫的没有被该电介质构件覆盖的暴露部分以及该电介质构件的一半部分。
10.根据权利要求5所述的半导体封装体，其中形成在该半导体芯片的第二表面之上的该凸块设置为具有与各贯通电极连接的一端和覆盖各电介质构件的一半的另一端。
11.一种堆叠半导体封装体，包括 第一半导体封装体，包括半导体芯片、电介质构件和凸块，该半导体芯片具有第一表面和第二表面并且在该第一表面之上形成有多个接合垫，该电介质构件形成为暴露各个该接合垫的一部分且具有梯形截面形状，该凸块形成为覆盖各个该接合垫的暴露部分和该电介质构件的一部分并且具有台阶状截面形状；以及 第二半导体封装体，具有与该第一半导体封装体相同的结构， 其中该第一半导体封装体和第二半导体封装体堆叠为使得其凸块彼此面对且彼此连接。
12.根据权利要求11所述的堆叠半导体封装体，其中每个凸块包括 第一平坦部分，形成在该接合垫的暴露部分之上； 倾斜部分，从该第一平坦部分的一端倾斜延伸，并且形成在该电介质构件的侧表面之上；以及 第二平坦部分，从该倾斜部分的一端延伸到该电介质构件的上表面的中间。
13.根据权利要求11所述的堆叠半导体`封装体，其中该凸块包括 种子金属层，覆盖该接合垫的该暴露部分和该电介质构件的一部分；以及 金属镀覆层，形成在该种子金属层之上。
14.根据权利要求13所述的堆叠半导体封装体，其中该金属镀覆层包括具有第一熔点的第一金属层和具有低于该第一熔点的第二熔点的第二金属层。
15.一种堆叠半导体封装体，包括 第一半导体封装体，包括半导体芯片、电介质构件以及凸块，该半导体芯片具有第一表面和第二表面且形成有在该第一表面之上的多个接合垫以及穿过该第一表面和该第二表面且与各个该接合垫连接的贯通电极，该电介质构件形成在该第一表面和该第二表面上使得各个该接合垫的一部分被暴露且不覆盖该贯通电极，且该电介质构件具有梯形截面形状，该凸块形成为覆盖该半导体芯片的第一表面和第二表面的暴露部分以及各个电介质构件的一部分且具有台阶状截面形状；以及 第二半导体封装体，具有与该第一半导体封装体相同的结构， 其中该第一半导体封装体和该第二半导体封装体堆叠为使得该第二半导体封装体的第二表面面对该第一半导体封装体的第一表面。
16.根据权利要求15所述的堆叠半导体封装体，其中每个凸块包括 第一平坦部分，形成在该接合垫的暴露部分之上； 倾斜部分，从该第一平坦部分的一端倾斜延伸并且形成在该电介质构件的侧表面之上；以及 第二平坦部分，从该倾斜部分的一部延伸到该电介质构件的上表面的中间。
17.根据权利要求15所述的堆叠半导体封装体，其中该凸块包括 种子金属层，覆盖该接合垫的暴露部分和该电介质构件的一部分；以及 金属镀覆层，形成在该种子金属层之上。
18.根据权利要求17所述的堆叠半导体封装体，其中该金属镀覆层包括具有第一熔点的第一金属层和具有低于该第一熔点的第二熔点的第二金属层。
19.根据权利要求15所述的堆叠半导体封装体，其中形成在该半导体芯片的第一表面之上的该凸块设置为覆盖该接合垫的没有被该电介质构件覆盖的暴露部分以及各个电介质构件的一半。
20.根据权利要求15所述的堆叠半导体封装体，其中形成在该半导体芯片的第二表面之上的该凸块设置为具有与各个贯通电极连接的一端和覆盖各个电介质构件的一半的另一端。
全文摘要
本发明公开了半导体封装体和堆叠半导体封装体。半导体封装体包括半导体芯片，具有多个接合垫；电介质构件，形成在半导体芯片之上使得各个接合垫的一部分被暴露，并且具有梯形截面形状；以及凸块，形成为覆盖各个接合垫的暴露部分和电介质构件的一部分，并且具有台阶状截面形状。
文档编号H01L23/498GK103066052SQ20121040280
公开日2013年4月24日 申请日期2012年10月22日 优先权日2011年10月21日
发明者金圣敏 申请人:爱思开海力士有限公司