本发明涉及应用于高压功率集成电路的ESD保护器件技术领域，特别涉及应用于高压功率集成电路的SCR ESD保护器件。
背景技术：
随着多媒体技术的发展，人们对集成电路的功能要求越来越高，这就要求半导体元器件有更高的集成度，最终导致复杂而昂贵的高压功率集成电路的出现。由于这些电路有着丰富的外部接口，当与人体或其他设备接触时容易产生瞬间浪涌电流，从而进入电路内部，对系统功能造成干扰，甚至损坏电路结构，这已成为集成电路生产和使用过程中造成失效的一个主要问题。
为了解决该问题，在实际应用中主要从使用环境和电路结构两方面来加以改进。在制造和使用环境上主要是减少静电产生或消除静电，例如应用不易产生静电的材料、增加环境的湿度、使用人员和设备可靠接地等；在电路结构设计上，主要是通过在实现基本电路功能的基础上加入一些额外的器件来防止浪涌电流产生时对电路造成损害，这些加入的器件在电路正常工作时处于截止不工作状态，在静电产生时提供一个低阻回路，泄放静电电荷，从而避免内部电路失效。在这方面，设计者必须考虑额外的电路元件占板空间和成本。
由于传统的SCR可控硅可以导通大量的电流，使多余的电荷得以快速泄放，防止内部电路被损坏，因此特别适合应用于大功率IC的ESD保护。
但是，在高压集成电路领域，电流密度大，器件的PN结发热非常严重，使得其ESD保护非常难做。而且用SCR作为高压集成电路中的ESD保护器件存在着触发电压和维持电压较低等问题。触发电压太低，容易导致在电路上电和下电过程中保护器件误导通，影响电路正常工作；维持电压较低容易使保护电路中的SCR进入闩锁状态。
因此，对于高压功率集成电路的ESD保护器件要求：1、高的触发电压，使得在正常高电压下工作时，保持高阻状态；2、较高的维持电压，防止发生闩锁效应；3、足够的静电自我保护能力。现有的主要用于高压静电保护的器件主要就是SCR、二极管和横向扩散金属氧化物半导体(LDMOS)等，这些结构虽然应用较多，但是都难以同时满足上面的条件。如SCR和LDMOS维持电压太低，容易在集成电路正常工作时发生闩锁效应，导致电路失效；二极管自我保护能力太差，要达到足够的保护能力需要耗费太大面积，增加较大成本。
公开号为101699625A的中国专利申请披露了如下方案，该方案所述ESD保护器件是在传统的CMOS工艺的基础上，分别在N阱和P阱中加入一个N+掺杂区和一个P+掺杂区，其中N阱的N+掺杂区通过一个（或多个串联）二极管与P+连接，该二极管通过多晶层掺杂得到；而P阱的N+区与P+区直接通过金属相连。采用这种结构后，从阳极到阴极的PNPN晶闸管通路上将多出一个PN结，使得该晶闸管的触发电压提高。
但所述专利申请的方案存在如下问题：1、虽然通过在阳极串联PN结（一个或多个）可以提高ESD保护器件中SCR的触发电压，但是受光刻的工艺尺度影响，N阱中阳极金属层和金属层之间的PN结二极管数量会受到限制，再结合CMOS工艺中N阱横向尺寸的制约，N阱表面的串联多晶硅二极管数量不会太多，因此，依靠这种方式对触发电压的提高额度有限；2、在制作工艺上需要进行较厚的多晶硅生长且上面二极管的形成也要通过离子注入掺杂，因此制作成本较高。
技术实现要素：
本发明所要解决的技术问题是提供一种基于SCR的集成电路静电保护器件，解决了现有的提高基于SCR的集成电路静电保护器件的触发电压的额度有限以及制作成本较高的问题。
为解决上述技术问题，本发明提供了一种基于SCR的集成电路静电保护器件，包含：
P型衬底，在所述P型衬底上设有相邻的P阱和N阱；
在所述N阱里面设有P+型扩散区和N+型扩散区，二者分别与金属层连接，所述金属层位于所述N阱的表面；
在所述P阱里面设有P+型扩散区和N+型扩散区，二者分别与金属层连接，所述金属层位于所述P阱的表面；
在所述N阱表面的金属层和P阱表面的金属层之间通过氧化层隔开；
在所述P阱里面设有的N+型扩散区和在所述N阱里面设有的P+型扩散区二者中至少一个设有双扩散PN结；
所述双扩散PN结的个数包含两个或两个以上，所述多个双扩散PN结串联。
进一步地，
与在所述N阱里面设有的P+型扩散区连接的金属层和与N+型扩散区连接的金属层之间直接连接。
进一步地，
与在所述P阱里面设有的P+型扩散区连接的金属层和与N+型扩散区连接的金属层之间直接连接。进一步地，
本保护器件还包含N+埋层，其设置在所述P型衬底上、所述P阱与所述N阱三者之间。
本发明提供的基于SCR的集成电路静电保护器件，P阱中N+扩散区附近的双扩散PN结，以及N阱中P+扩散区附近的双扩散PN结，可以是单个双扩散PN结，也可以是多个双扩散PN结串联，可以显著提高触发电压，同时双扩散PN结的制作方法都是扩散工艺，只是扩散位置和数量不同，该传统扩散工艺技术成熟，工艺简单，避免使用多晶硅生长和离子注入技术，降低了制作成本。
附图说明
图1为本发明实施例一提供的基于SCR的集成电路静电保护器件的结构示意图；
图2为本发明实施例二提供的基于SCR的集成电路静电保护器件的结构示意图；
图3为本发明实施例三提供的基于SCR的集成电路静电保护器件的结构示意图。
具体实施方式
本发明实施例一提供的基于SCR的集成电路静电保护器件，如图1所示，包括：P型掺杂半导体衬底301，P型衬底上设有N+埋层302，N+埋层上设有P阱303和N阱304。P阱303里面设有P+型扩散区308和N+型扩散区307，二者分别与金属层连接，其中金属层位于P阱303的表面。在N阱304里面设有P+型扩散区312和N+型扩散区309，二者分别与金属层连接，其中金属层位于N阱304的表面。其中，与P阱和N阱里设有的N+、P+扩散区连接的金属层都是采用金属直接连接，并且在N阱304表面的金属层和P阱303表面的金属层之间通过氧化层隔开。N阱中的金属电极为阳极313，P阱中的金属电极为阴极314。P阱303里面设有的N+型扩散区307附近设有一个双扩散PN结（305、306），N阱304里面设有的P+型扩散区312附近设有一个双扩散PN结（310、311），当然，该双扩散PN结的个数可以为多个，例如两个，而且当双扩散PN结的个数可以为多个时，多个双扩散PN结串联。
在使用时，阳极313接被保护电极，阴极314接地，当有瞬间ESD高压出现时，P+扩散区312、N阱304（连同N+埋层302）、P阱303、N+扩散区307组成的PNPN晶闸管被触发导通，产生引脚倒地的电流通路，泄放静电荷，保护高压IC不被损坏。
在上述实施例一的基础上，本发明还提供了实施例二和三，分别如图2和图3所示。参见图2，只在P阱303的N+扩散区307附近设有双扩散PN结，该双扩散PN结的个数可以是多个；同时，N阱304的P+扩散区312附近不设置PN结结构。参见图3，只在N阱304的P+扩散区312附近设有双扩散PN结，该双扩散PN结的个数也可以是多个，而P阱303的N+扩散区307附近不设置PN结结构。
本发明提供的基于SCR的集成电路静电保护器件，通过在P型衬底301上设置N+埋层302来减小PNP基区电阻和增大SCR维持电压，该N+埋层302是采用传统扩散工艺制作，由于扩散工艺中的注入深度和浓度比较方便调整，因此SCR的维持电压也有较大的调整空间。同时通过在P阱中或N阱中增加双扩散PN结来提高SCR保护器件的触发电压和增加SCR的电流容量，该双扩散PN结采用传统扩散工艺制作，该工艺技术成熟，工艺简单，避免使用多晶硅生长和离子注入技术，降低了制作成本。
本发明实施例提供的基于SCR的集成电路静电保护器件，使得ESD保护电路中SCR的触发电压和维持电压都得到了提高，触发电压的提高有利于高压大功率应用，维持电压的加大可以有效防止SCR在静电防护过程中进入闩锁。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。