专利名称：在Si基上制备InP基HEMT的方法
技术领域：
本发明涉及一种在Si基上制备InP基HEMT (高电子迁移率场效应晶体管)的方法，特别是一种将MOCVD和高深宽比沟槽限制技术(AspectRatio Trapping，ART)结合起来在Si基上制备InP基HEMT的方法。
背景技术：
高电子迁移率场效应晶体管(HEMT)，又称调制掺杂场效应晶体管(MODFET)，是一种以衬底材料与另一种宽带隙材料形成的异质界面的二维电子气导电的场效应晶体管(FET)。因其沟道中无杂质，基本上不存在电离杂质散射对电子运动的影响，因此电子迁移率更高而得名。HEMT的工作原理是通过控制栅极电压的变化使源、漏之间的沟道电流产生相应的变化，从而达到放大信号的目的。其优点是具有高的频率和低噪声特性。HEMT现已应用于卫星电视、移动通信、军事通信和雷达系统的接受电路中。自从1980年GaAs基HEMT研制成功以来，得到了很快的发展。而InP基HEMT具有更高的工作频率和更低的噪声，用于毫米波高频波段和亚毫米波频段。
然而HEMT —般是基于II1-V族半导体材料制备的。与现在的Si基集成电路工艺不能兼容，限制了 HEMT的应用。并且随着集成度的不断提高，集成电路技术发展到22纳米技术节点及以下时，Si基集成电路技术在速度、功耗、集成度、可靠性等方面将受到一系列基本物理问题和工艺技术问题的限制，并且昂贵的生产线建设和制造成本使集成电路产业面临巨大的投资风险，Si基集成面临着巨大的挑战，因而实现Si基上高迁移率器件的制备和兼容是解决这一问题的有效途径，因此实现Si基上的II1-V族器件的制备是应对Si基集成挑战的有效方法。
在Si衬底上外延高质量的II1-V族半导体材料是制备Si基高迁移率器件的前提。但是InP材料与Si的晶格失配较大，热适配较大，因此在异质外延时会产生大量的位错。同时，由于极性材料在非极性衬底上外延以及衬底台阶的存在，外延层中会产生大量的反相畴(Ant1-phase domain, APD),反相畴边界(Ant1-phase boundary, APB)是载流子的散射和复合中心，同时在禁带引入缺陷能级。这些位错和反相畴边界会一直延伸到外延层的表面，严重影响了外延层的质量，降低载流子的迁移率。Si基II1-V族HEMT器件的制备必须解决InP与Si的晶格失配和反相畴这两个问题。发明内容
(一 )要解决的技术问题
本发明的目的在于，提供一种在Si基上制备InP基HEMT的方法，该方法可以在Si基上制备InP基HEMT器件，该类型的HEMT器件可以与传统的Si工艺兼容，提高器件速率，降低功耗，并且极大的扩展了 HEMT的应用领域。该方法使用MOCVD生长技术，通过改变原料并结合高深宽比沟槽限制技术，抑制了 InP/Si界面失配位错的产生和APD向在垂直方向向外延层的延伸，从而得到高质量的InP外延层，进而在沟道内高质量外延层上设计制作高迁移率场效应晶体管(HEMT)器件。
( 二)技术方案
为解决上述技术问题，本发明提出一种在Si基上制备InP基HEMT的方法，包括如下步骤:步骤S1:在硅衬底上生长SiO2层；步骤S2:刻蚀所述SiO2层，以在该SiO2层上形成多个沟槽，并使沟槽底部露出所述硅衬底；步骤S3:采用低压MOCVD工艺在所述沟槽内依次生长第一 InP缓冲层、掺Fe的InP半绝缘层、第二 InP缓冲层、GaInAs沟道层、AlInAs隔离层、掺杂Si的AlInAs供应层、势垒层、掺杂Si的GaInAs接触层；步骤S4:在所述掺杂Si的GaInAs接触层上制作源极、漏极和栅极。
在本发明的一种具体实施例中，所述Si衬底为P型电阻率大于2000 Qcm的高阻(OOl)Si0
在本发明的一种具体实施例中，所述SiO2层的厚度为500 lOOOnm，所述沟槽的宽度为200 300nm。
在本发明的一种具体实施例中，在所述步骤S2中，当所述沟槽底部的SiO2层的厚度为一定厚度时停止刻蚀并清洗沟槽，以除去所述沟槽底部剩余的SiO2层，以露出硅衬底
在本发明的一种具体实施例中，在所述步骤S3中，所述低压MOCVD工艺控制反应室生长压力为70 120mBar。
在本发明的一种具体实施例中，在所述步骤S3中，生长所述第一 InP缓冲层的生长温度和生长速率低于生长其他各层的生长温度和生长速率。
在本发明的一种具体实施例中，所述生长所述第一 InP缓冲层的生长温度在450 550°C之间，生长速率为0.1 0.5nm/s ;生长共他各层的生长温度在600 700°C之间，生长速率为0.8 1.2nm/s。
在本发明的一种具体实施例中，在所述步骤S3中，在生长完所述各层之后，将超出沟槽的所述掺杂Si的GaInAs接触层抛光，抛光至与所述SiO2层大致齐平。
在本发明的一种具体实施例中，所述GaInAs沟道层7的原子配比为Ga。.47In0.53As。
在本发明的一种具体实施例中，所述AlInAs供应层的原子配比为Ala48Ina52As15
(三)有益效果
本发明通过用金属有机物化学气相外延(MOCVD)与高深宽比沟槽限制的方法结合，使InP/Si界面的失配位错和反相畴边界截止在SiO2壁上，在Si衬底生长得到高质量的InP异质外延层。
本发明通过改变生长原料，降低生长温度，优化生长速率等其他参数，减少异质界面的缺陷，提高外延层的质量。
本发明能在高质量的InP外延层上进一步制备Si基的InP基HEMT (高电子迁移率场效应晶体管)器件。
图1为根据本发明的方法在Si衬底上生长SiO2层后的结构示意图2为根据本发明的方法在光刻后形成SiO2沟槽的结构示意图3为根据本发明的方法清洗掉沟槽内薄层SiO2的结构示意图4为根据本发明的方法在沟槽中生长半绝缘磷化铟掺铁层及磷化铟缓冲层后的结构不意图5为图4的单个沟道的结构示意图6为根据本发明的方法在InP缓冲层上生长掺Fe的InP半绝缘层的结构示意图
图7为根据本发明的方法在掺Fe的InP半绝缘层上生InP缓冲层的结构示意图
图8为根据本发明的方法在InP缓冲层上生长GaInAs沟道层的结构示意图9为根据本发明的方法在GaInAs沟道层上外延AlInAs隔离层的结构示意图10为根据本发明的方法在AlInAs隔离层上生长掺杂Si的AlInAs的供应层的结构示意图11为根据本发明的方法在AlInAs的供应层上外延AlInAs势垒层的结构示意图12为根据本发明的方法在AlInAs势垒层上生长掺杂Si的GaInAs的接触层的结构示意图13为根据本发明的方法采用化学机械抛光将GaInAs接触层抛光至与SiO2层齐平的结构示意图14为根据本发明的方法在GaInP接触层上制备源极、漏极和栅极的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
图1 图14显示了本发明的一个实施例的在Si基上制备InP基HEMT的方法的各步骤。请参阅图1 图14，本发明的方法包括以下步骤:
步骤S1:在硅衬底上生长SiO2层。
在该实施例中，如图1所示，在Si衬底I上生长SiO2层2，所述Si衬底I为p型电阻率大于2000 Ω cm的高阻(001) Si，所述SiO2层2的厚度为500 IOOOnm ；
步骤S2:刻蚀所述SiO2层，以在该SiO2层上形成多个沟槽，并使沟槽底部露出所述硅衬底。
在该实施例中，采用光刻和RIE (等离子刻蚀)方法在SiO2层2上沿着硅衬底I的〈110〉方向刻蚀出多个沟槽3，其中沟槽3的宽度为200 300nm，为了保护硅衬底不受刻蚀的损害，当沟槽3底部的SiO2层2的厚度约为25nm左右时停止刻蚀，如图2所示；然后，分别用piranha (浓硫酸和双氧水)、SC2 (盐酸和双氧水)、HF和去离子水清洗沟槽，以除去沟槽底部剩余的SiO2层，以露出硅衬底，如图3所示。
步骤S3:采用低压MOCVD (金属有机物化学气相外延)工艺在沟槽内依次生长第一 InP缓冲层、掺Fe的InP半绝缘层、第二 InP缓冲层、GaInAs沟道层、Al InAs隔离层、掺杂Si的AlInAs供应层、势垒层、掺杂Si的GaInAs接触层。
所谓低压MOCVD工艺是指反应室生长压力在70 120mBar下的金属有机物化学气相外延工艺。
本发明在生长压力为70 120mbar下，采用MOCVD的方法，先在较低的温度和较低的生长速率下，在沟槽3内生长第一 InP缓冲层4，如图4和图5所示，其中为了清楚起见，图5仅显示了一个沟槽的情况。即，生长第一 InP缓冲层4的生长温度和生长速率控制在低于生长其他各层的生长温度和生长速率。
然后，如图6 图12所示，在70 120mbar条件下，生长掺Fe的InP半绝缘层5、第二 InP缓冲层6、GaInAs沟道层7、AlInAs隔离层8、掺杂Si的AlInAs供应层9、势垒层10、掺杂Si的GaInAs接触层11。
在该实施例中，所述低压MOCVD工艺中以三乙基铟、磷烷，叔丁基二氢砷、三乙基镓、三甲基铝和硅烷作为原料。当生长第一 InP缓冲层4时，生长温度在450 550°C之间，生长速率为0.1 0.5nm/s,生长厚度为100 200nm。当生长掺Fe的InP半绝缘层5时，生长温度在600 700°C之间，生长速率为0.8 1.2nm/s,生长厚度为200 300nm，掺杂源使用二乙基铁固体源，电阻浓度大于IO7欧姆每平方厘米。当生长第二 InP缓冲层6时，生长温度在600 700°C之间，生长速率为0.8 1.2nm/s,生长厚度为300nm。当生长GaInAs沟道层7时，生长温度在600 700°C之间，生长速率为0.8 1.2nm/s,生长厚度为30nm Jy^iiGaInAs沟道层7的原子配比为Gaa47Ina53As。当生长AlInAs隔离层8时，生长温度在600 700°C之间，生长速率为0.8 1.2nm/s,生长厚度为10nm。当生长掺杂Si的AlInAs供应层9时，生长温度在600 700°C之间，生长速率为0.8 1.2nm/s,生长厚度为5nm，原子配比为Ala48Ina52As15当生长势垒层10时，生长温度在600 700°C之间，生长速率为0.8 1.2nm/s,生长厚度为10nm。当生长掺杂Si的GaInAs接触层11时，生长温度在600 700°C之间，生长速率为0.8 1.2nm/s，生长厚度为100 150nm，Si掺杂浓度为 lX109/cm3。
在生长完上述各层之后，采用化学抛光的方法，将超出沟槽的掺杂Si的GaInAs接触层11抛光，抛光至与SiO2层2大致齐平，如图13所 示。
步骤S4:在掺杂Si的GaInAs接触层11上制作源极、漏极和栅极。
在该实施例中，采用蒸镀的方法在GaInAs接触层上制备源极12、漏极13和栅极14，各电极采用Au/Ge/Ni (金锗镍)和Au (金)多层金属结构，由此完成HEMT器件的制备，如图14所示。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种在Si基上制备InP基HEMT的方法，其特征在于，包括如下步骤: 步骤S1:在硅衬底上生长SiO2层； 步骤S2:刻蚀所述SiO2层，以在该SiO2层上形成多个沟槽，并使沟槽底部露出所述硅衬底； 步骤S3:采用低压MOCVD工艺在所述沟槽内依次生长第一 InP缓冲层、掺Fe的InP半绝缘层、第二 InP缓冲层、GaInAs沟道层、AlInAs隔离层、掺杂Si的AlInAs供应层、势垒层、惨杂Si的GaInAs接触层； 步骤S4:在所述掺杂Si的GaInAs接触层上制作源极、漏极和栅极。
2.如权利要求1所述的在Si基上制备InP基HEMT的方法，其特征在于，所述Si衬底为P型电阻率大于2000 Ω cm的高阻(001) Si。
3.如权利要求1所述的在Si基上制备InP基HEMT的方法，其特征在于，所述SiO2层的厚度为500 lOOOnm，所述沟槽的宽度为200 300nm。
4.如权利要求1所述的在Si基上制备InP基HEMT的方法，其特征在于，在所述步骤S2中，当所述沟槽底部的SiO2层的厚度为一定厚度时停止刻蚀并清洗沟槽，以除去所述沟槽底部剩余的SiO2层，以露出硅衬底。
5.如权利要求1所述的在Si基上制备InP基HEMT的方法，其特征在于，在所述步骤S3中，所述低压MOCVD工艺控制反应室生长压力为70 120mBar。
6.如权利要求5所述的在Si基上制备InP基HEMT的方法，其特征在于，在所述步骤S3中，生长所述第一 InP缓冲层的生长温度和生长速率低于生长其他各层的生长温度和生长速率。
7.如权利要求6所述的在Si基上制备InP基HEMT的方法，其特征在于，所述生长所述第一 InP缓冲层的生长温度在450 550°C之间，生长速率为0.1 0.5nm/s ;生长共他各层的生长温度在600 700°C之间，生长速率为0.8 1.2nm/s。
8.如权利要求5所述的在Si基上制备InP基HEMT的方法，其特征在于，在所述步骤S3中，在生长完所述各层之后，将超出沟槽的所述掺杂Si的GaInAs接触层抛光，抛光至与所述SiO2层大致齐平。
9.如权利要求1-8中任一项所述的在Si基上制备InP基HEMT的方法，其特征在于，所述GaInAs沟道层7的原子配比为Gaa47Ina 53As。
10.如权利要求1-8中任一项所述的在Si基上制备InP基HEMT的方法，其特征在于，所述AlInAs供应层的原子配比为Ala48Ina52As。
全文摘要
本发明公开了一种在Si基上制备InP基HEMT的方法，包括步骤S1在硅衬底上生长SiO2层；步骤S2刻蚀所述SiO2层，以在该SiO2层上形成多个沟槽，并使沟槽底部露出所述硅衬底；步骤S3采用低压MOCVD工艺在所述沟槽内依次生长第一InP缓冲层、掺Fe的InP半绝缘层、第二InP缓冲层、GaInAs沟道层、AlInAs隔离层、掺杂Si的AlInAs供应层、势垒层、掺杂Si的GaInAs接触层；步骤S4在所述掺杂Si的GaInAs接触层上制作源极、漏极和栅极。本发明通过改变生长原料，降低生长温度，优化生长速率，减少了异质界面的缺陷，提高了外延层的质量。
文档编号H01L21/335GK103137477SQ20131006110
公开日2013年6月5日 申请日期2013年2月27日 优先权日2013年2月27日
发明者李士颜, 周旭亮, 于鸿艳, 李梦珂, 米俊萍, 潘教青 申请人:中国科学院半导体研究所