浅沟槽隔离结构的形成方法
【专利摘要】本发明提出一种浅沟槽隔离结构的形成方法，形成第二浅沟槽隔离沟道后保留光阻层，借着光阻层对第一浅沟槽隔离沟道的遮挡继续进行第一次回拉刻蚀，暴露出第二浅沟槽隔离沟道边角的介质层，之后去除光阻层，再对半导体衬底进行第二次回拉刻蚀，暴露出第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道边角的介质层，这样便能平衡第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道的回拉刻蚀程度，使第二浅沟槽隔离沟道边角的介质层暴露更多并且变的更加圆滑，使后续形成在边角处的栅极氧化层可长得更厚，提高了击穿电压；同时保证第一浅沟槽隔离沟道的边角暴露的不会过多，防止在后续形成隧穿氧化层的时候消耗过多边角处的半导体衬底而降低了有效区域的面积。
【专利说明】浅沟槽隔离结构的形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其涉及一种浅沟槽隔离结构的形成方法。
【背景技术】
[0002] 在当今半导体工艺技术中，浅沟槽隔离结构（STI)工艺是前道工艺中最重要和最 复杂的工艺之一，尽管此工艺已经被广泛应用于〇. 25微米以下的半导体制造工艺技术中， 但随着特征尺寸的不断降低，浅沟槽隔离结构工艺也在不断的改进和发展。对于浅沟槽隔 离结构工艺的基本要求是：当大量的晶体管器件等集成到越来越小的芯片上时，它能很好 的起到把每一个微小器件绝缘隔离开的作用，同时又不会影响这些器件的工作特性。当晶 圆上被刻出一条条浅沟槽隔离沟道的时候，周围器件的特性对于这些浅沟槽隔离结构的形 状非常敏感，原因是浅沟槽隔离结构的形状同时也决定了器件有源区的形状和大小，当这 些有源区被加上一定电压后，在它的边角部位就会产生很强的区域电场，从而影响和改变 相关晶体管等小器件的工作特性，这是因为浅沟槽隔离结构的边角上的介质层较薄，很容 易被击穿，失去绝缘隔离的作用。
[0003] 因此，现在技术中通常会采用回拉刻蚀（Pull-Back)工艺，将浅沟槽隔离沟道的边 角更多的暴露出来，这样有利于后续在边角处形成浅沟槽隔离物或者内衬，从而使形成的 浅沟槽隔离结构起到良好的绝缘作用。请参考图1，半导体衬底30上设有存储区10和器件 区20,所述半导体衬底30表面依次形成有氧化层40和掩膜层50,所述掩膜层50覆盖于所 述氧化层40上，所述半导体衬底30设有浅沟槽隔离沟道，所述存储区10的浅沟槽隔离沟 道11横截面最大宽度通常小于所述器件区20的浅沟槽隔离沟道12横截面最大宽度，在进 行Pull-Back工艺时，利用同一湿法刻蚀工艺，使用酸液对半导体衬底30的表面进行快速 漂洗，从而刻蚀一小部分的掩膜层50,同时暴露出所述存储区10的浅沟槽隔离沟道11边角 处的氧化层40 (如图中虚线圈所示)和器件区20的浅沟槽隔离沟道12边角处的氧化层40 (如图中实线圈所示);这样浅沟槽隔离沟道边角的介质层暴露，可使边角处在后续的氧化过 程变的更圆，在后续栅极氧化层在边角处可长得更厚，提高击穿电压。
[0004] 然而，由于所述存储区10的浅沟槽隔离沟道11横截面最大宽度小于所述器件区 20的浅沟槽隔离沟道12横截面最大宽度，即所述器件区20的特征尺寸大于所述存储区10 的特征尺寸，也就是形成在所述存储区10的浅沟槽隔离沟道11之间的氧化层40以及掩膜 层50的尺寸小于形成在所述器件区20的浅沟槽隔离沟道12之间的氧化层40以及掩膜层 50的尺寸。因此，在对半导体衬底30进行Pull-Back工艺时，若所述存储区10和所述器件 区20被回拉刻蚀掉的掩膜层50的程度一致，当回拉刻蚀程度相对于器件区20合适时，相 对于存储区10的尺寸来说会过刻蚀；当回拉刻蚀程度相对于存储区10合适时，相对于器件 区20则会刻蚀不足。
[0005] 因此，如何平衡存储区10与器件区20之间的回拉刻蚀程度便成为本领域技术人 员亟待解决的问题。
【发明内容】
[0006] 本发明的目的在于提供一种浅沟槽隔离结构的形成方法，用于平衡不同区域的回 拉程度。
[0007] 为了实现上述目的，本发明提出一种浅沟槽隔离结构的形成方法，包括：
[0008] 提供半导体衬底，所述半导体包括第一区域和第二区域，在所述半导体衬底上依 次形成介质层以及掩膜层；
[0009] 刻蚀第一区域的掩膜层、介质层以及半导体衬底，形成第一浅沟槽隔离沟道；
[0010] 在所述掩膜层的表面以及所述第一浅沟槽隔离沟道内形成光阻层，所述第一浅沟 槽隔离沟道内的光阻层遮挡住所述掩膜层和介质层；
[0011] 图形化所述第二区域的光阻层；
[0012] 以图形化后的光阻层作为掩膜依次刻蚀第二区域的所述掩膜层、介质层以及半导 体衬底，形成第二浅沟槽隔离沟道，所述第二浅沟槽隔离沟道的最大横截面宽度大于所述 第一浅沟槽隔离沟道的最大横截面宽度；
[0013] 对所述第二浅沟槽隔离沟道进行第一回拉刻蚀，暴露出所述第二浅沟槽隔离沟道 边角的介质层；
[0014] 去除所述光阻层；
[0015] 对所述半导体衬底进行第二回拉刻蚀，暴露出所述第一浅沟槽隔离沟道以及第二 浅沟槽隔离沟道边角的介质层；
[0016] 在所述第一浅沟槽隔离沟道和第二浅沟槽隔离沟道中填充浅沟槽隔离物。
[0017] 进一步的，所述第一浅沟槽隔离沟道的最大横截面宽度是40纳米?120纳米。
[0018] 进一步的，所述第二浅沟槽隔离沟道的最大横截面宽度大于150纳米。
[0019] 进一步的，所述第一浅沟槽隔离沟道内的光阻层表面与所述掩膜层表面齐平。
[0020] 进一步的，所述第一回拉刻蚀采用干法刻蚀。
[0021] 进一步的，所述第一回拉刻蚀的刻蚀气体是CxFy，C xFy的流量范围是lOsccm? lOOsccm，所述第一回拉刻蚀的时间范围是5s?60s。
[0022] 进一步的，所述第二回拉刻蚀采用湿法刻蚀。
[0023] 进一步的，所述第二回拉刻蚀的刻蚀液体是磷酸，所述第二回拉刻蚀的时间范围 是 5s ?120s。
[0024] 进一步的，在填充浅沟槽隔离物之前先在所述第一浅沟槽隔离沟道以及第二浅沟 槽隔离沟道中形成内衬。
[0025] 进一步的，所述内衬的材质为氧化硅。
[0026] 进一步的，所述介质层以及浅沟槽隔离物的材质均为氧化硅。
[0027] 进一步的，所述掩膜层的材质为氮化硅。
[0028] 与现有技术相比，本发明的有益效果主要体现在：在刻蚀形成第二浅沟槽隔离沟 道之后不立即去除光阻层，而是借着光阻层对第一浅沟槽隔离沟道的遮挡继续进行第一次 回拉刻蚀，从而暴露出所述第二浅沟槽隔离沟道边角的介质层，之后去除所述光阻层，再次 对半导体衬底进行第二次回拉刻蚀，暴露出所述第一浅沟槽隔离沟道以及第二浅沟槽隔离 沟道边角的介质层，这样便能平衡所述第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道的回 拉刻蚀程度，使第二浅沟槽隔离沟道边角的介质层暴露更多，可使边角处在后续的氧化过 程变的更圆，使后续栅极氧化层在边角处可长得更厚，提高击穿电压；同时保证第一浅沟槽 隔离沟道的边角暴露的不会过多，防止在后续形成隧穿氧化层的时候消耗过多边角处的半 导体衬底而降低了有效区域的面积。
【专利附图】
【附图说明】
[0029] 图1为现有技术中浅沟槽隔离形成结构示意图；
[0030] 图2为本发明一实施例中浅沟槽隔离结构的形成方法的流程示意图；
[0031] 图3至图8为本发明一实施例中浅沟槽隔离结构的形成方法过程中的器件剖面结 构示意图。
【具体实施方式】
[0032] 以下结合附图和具体实施例对本发明提出的浅沟槽隔离结构的形成方法作进一 步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附 图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实 施例的目的。
[0033] 情参考图2,在本实施例中提出一种浅沟槽隔离结构的形成方法，包括：
[0034] 首先，执行步骤S100,提供半导体衬底100,所述半导体衬底100包括第一区域101 和第二区域102,本实施例中所述第一区域101为存储区，所述第二区域102为器件区，在所 述半导体衬底1〇〇上依次形成介质层200以及掩膜层300,如图3所示；所述介质层200 - 方面能够提高所述掩膜层300与所述半导体衬底100之间的粘附性，另一方面能够增加后 续形成浅沟槽隔离结构边角的绝缘性；所述掩膜层300用于作为刻蚀的掩膜，便于后续刻 蚀形成浅沟槽隔离沟道；其中，所述介质层200为氧化硅，所述掩膜层300为氮化硅；
[0035] 接着，执行步骤S200,刻蚀第一区域101的所述掩膜层300、介质层200以及半导 体衬底100,在第一区域101中形成第一浅沟槽隔离沟道110,如图4所示；本实施例中，在 刻蚀之前先形成一层存储区光阻层（图未示)，然后以所述存储区光阻层作为掩膜依次刻蚀 所述第一区域101的掩膜层300、介质层200以及半导体衬底100,从而形成所述第一浅沟 槽隔离沟道110 ;为后续填充方便，所述第一浅沟槽隔离沟道110截面形状优选为上宽下窄 的倒梯形，所述第一浅沟槽隔离沟道110的最大横截面宽度范围是40纳米?120纳米，例 如是80纳米；然后，即可去除所述存储区光阻层；
[0036] 接着，执行步骤S300,在所述掩膜层300的表面涂覆光阻层400,同时由于光阻层 400具有一定的流动性，所述第一浅沟槽隔离沟道110内也填满了光阻层400并且所述光 阻层400能够遮挡住在第一浅沟槽隔离沟道110内介质层200和掩膜层300 ;本实施例中， 所述第一浅沟槽隔离沟道110内的光阻层400的表面与掩膜层300基本齐平，如图5所示； 在本发明其他实施例中，所述光阻层400的表面也可高于所述掩膜层300 ;优选的，所述第 一浅沟槽隔离沟道110的深度是1000埃?5000埃，例如是3000埃，介质层200的厚度是 10埃?50埃，例如是20埃，所述光阻层400的厚度至少为5000埃?8000埃，例如是7000 埃；
[0037] 接着，执行步骤S400,图形化第二区域102的光阻层；
[0038] 接着，执行步骤S500,以所述图形化后的光阻层400作为掩膜依次刻蚀所述掩膜 层300、介质层200以及半导体衬底100,在第二区域102中形成第二浅沟槽隔离沟道120， 如图6所示；为后续填充方便，所述第二浅沟槽隔离沟道120截面形状优选为上宽下窄的倒 梯形；所述第二浅沟槽隔离沟道120的最大横截面宽度大于所述第一浅沟槽隔离沟道110 的最大横截面宽度，所述第二浅沟槽隔离沟道120的最大横截面宽度是大于150纳米，例如 是300纳米；
[0039] 接着，执行步骤S600,对所述第二浅沟槽隔离沟道120进行第一回拉刻蚀，刻蚀所 述第二区域102的掩膜层300并暴露出所述第二浅沟槽隔离沟道120边角的介质层200 ; 由于进行第一回拉刻蚀时并没有去除所述光阻层400,因此可以借着所述光阻层400作为 掩膜对所述第二浅沟槽隔离沟道120进行第一回拉刻蚀，由于第一区域101中有光阻层400 的保护，不会伤害到所述第一浅沟槽隔离沟道110边角的介质层200和掩膜层300 ;本实施 例中，所述第一回拉刻蚀采用干法刻蚀，刻蚀气体是CxFy，其中X为大于0小于5的自然数， y为大于0小于5的自然数，例如是CF4 ;刻蚀气体是CxFy的流量范围是lOsccm?lOOsccm， 例如是50sccm，刻蚀的时间范围是5s?60s，例如是20s ;
[0040] 接下来，执行步骤S700,去除所述光阻层400,如图7所示；
[0041] 接着，执行步骤S800,对所述半导体衬底100进行第二回拉刻蚀，刻蚀所述掩膜层 300并暴露出所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟道120边角的介质层 200,如图8所示；所述第二回拉刻蚀采用湿法刻蚀，其是同时对所述第一浅沟槽隔离沟道 110以及第二浅沟槽隔离沟道120的边角都进行刻蚀，由于所述第二浅沟槽隔离沟道120的 边角的介质层共被刻蚀两次，因此所述第二浅沟槽隔离沟道120的边角的介质层的刻蚀程 度(如图中实线圈所示）大于第一浅沟槽隔离沟道110的边角的介质层的刻蚀程度(如图中 虚线圈所示)，从而能使所述第一浅沟槽隔离沟道110的边角被刻蚀的程度合适，也能够使 所述第二浅沟槽隔离沟道120的边角被刻蚀的程度合适，这样便能够解决现有技术中存在 无法平衡所述第一浅沟槽隔离沟道110以及所述第二浅沟槽隔离沟道120的刻蚀程度的问 题；
[0042] 最后，执行步骤S900,在所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟道 120中填充浅沟槽隔离物（图未示)，从而形成浅沟槽隔离结构。在本实施例中，在填充浅沟 槽隔离物之前先在所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟道120中填充内衬 (图未示)，所述内衬的材质例如为氧化硅，其中，所述浅沟槽隔离物的材质为氧化硅，优选 的，内衬的氧化硅的厚度较薄，用于增加介质层200在浅沟槽隔离沟道边角的圆滑度，从而 能够提高浅沟槽隔离结构边角的绝缘性。
[0043] 综上，在本发明实施例提供的浅沟槽隔离结构的形成方法中，在刻蚀形成第二浅 沟槽隔离沟道120之后不立即去除所述光阻层400,而是借着光阻层400对第一浅沟槽隔 离沟道110中的掩膜层300和介质层200的遮挡继续进行第一次回拉刻蚀，从而暴露出所 述第二浅沟槽隔离沟道120边角的介质层200,之后去除所述光阻层400,再次对半导体衬 底100进行第二次回拉刻蚀，暴露出所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟 道120边角的介质层，这样便能平衡所述第一浅沟槽隔离沟道110以及第二浅沟槽隔离沟 道120的回拉刻蚀程度，使第二浅沟槽隔离沟道120边角的介质层暴露更多，可使边角处在 后续的氧化过程变的更圆，使后续栅极氧化层在边角处可长得更厚，提高击穿电压；同时保 证第一浅沟槽隔离沟道110的边角暴露的不会过多，防止在后续形成隧穿氧化层的时候消 耗过多边角处的半导体衬底100而降低了有效区域的面积。。
[0044] 上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属 【技术领域】的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和 技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍 属于本发明的保护范围之内。
【权利要求】
1. 一种浅沟槽隔离结构的形成方法，包括： 提供半导体衬底，所述半导体包括第一区域和第二区域，在所述半导体衬底上依次形 成介质层以及掩膜层； 刻蚀第一区域的掩膜层、介质层以及半导体衬底，形成第一浅沟槽隔离沟道； 在所述掩膜层的表面以及所述第一浅沟槽隔离沟道内形成光阻层，所述第一浅沟槽隔 离沟道内的光阻层遮挡住所述掩膜层和介质层； 图形化所述第二区域的光阻层； 以图形化后的光阻层作为掩膜依次刻蚀第二区域的所述掩膜层、介质层以及半导体衬 底，形成第二浅沟槽隔离沟道，所述第二浅沟槽隔离沟道的最大横截面宽度大于所述第一 浅沟槽隔离沟道的最大横截面宽度； 对所述第二浅沟槽隔离沟道进行第一回拉刻蚀，暴露出所述第二浅沟槽隔离沟道边角 的介质层； 去除所述光阻层； 对所述半导体衬底进行第二回拉刻蚀，暴露出所述第一浅沟槽隔离沟道以及第二浅沟 槽隔离沟道边角的介质层； 在所述第一浅沟槽隔离沟道和第二浅沟槽隔离沟道中填充浅沟槽隔离物。
2. 如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一浅沟槽隔 离沟道的最大横截面宽度是40纳米?120纳米。
3. 如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二浅沟槽隔 离沟道的最大横截面宽度大于150纳米。
4. 如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一浅沟槽隔 离沟道内的光阻层表面与所述掩膜层表面齐平。
5. 如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一回拉刻蚀 采用干法刻蚀。
6. 如权利要求5所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一回拉刻蚀 的刻蚀气体是CxFy，C xFy的流量范围是lOsccm?lOOsccm，所述第一回拉刻蚀的时间范围是 5s ?60s。
7. 如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二回拉刻蚀 采用湿法刻蚀。
8. 如权利要求7所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二回拉刻蚀 的刻蚀液体是磷酸，所述第二回拉刻蚀的时间范围是5s?120s。
9. 如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，在填充浅沟槽隔离 物之前先在所述第一浅沟槽隔离沟道以及第二浅沟槽隔离沟道中形成内衬。
10. 如权利要求9所述的浅沟槽隔离结构的形成方法，其特征在于，所述内衬的材质为 氧化硅。
11. 如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述介质层以及浅 沟槽隔离物的材质均为氧化硅。
12. 如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述掩膜层的材质 为氮化硅。
【文档编号】H01L21/762GK104103571SQ201310129640
【公开日】2014年10月15日 申请日期:2013年4月15日 优先权日:2013年4月15日
【发明者】杨芸 申请人:中芯国际集成电路制造(上海)有限公司