浮栅器件结构及其形成方法
【专利摘要】本发明提出一种浮栅器件结构及其形成方法，使用离子注入处理使所述第一多晶硅层的两端区域形成非晶区，接着去除非晶区，从而形成中间凸起两端凹陷的第一多晶硅层，增大了所述第一多晶硅层的表面积，接着在第一多晶硅层表面形成第二介质以及第二多晶硅层，使形成的第二多晶硅层的表面积也较大，从而可以增加第一多晶硅层-第二介质层-第二多晶硅层的电容量，提高浮栅器件的性能。
【专利说明】浮栅器件结构及其形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种浮栅器件结构及其形成方法。
【背景技术】
[0002]浮栅器件中完全被绝缘层包围的栅极，无导线外引、呈悬浮状态，被称之为浮栅。常见的浮栅器件例如非易失性存储器，即使在供电中断后仍能够保持存储单元内的信息，被广泛应用于各个领域。
[0003]现有技术中浮栅器件结构的形成方法包括:
[0004]提供半导体衬底10，在所述半导体衬底10上依次形成第一介质层20、第一多晶硅层30以及第二介质层40，如图1所示；
[0005]依次刻蚀所述第二介质层40、第一多晶硅层30、第一介质层20以及半导体衬底10，形成源/漏极区域，并在所述源/漏极区域形成源/漏极50，如图2和图3所示；
[0006]在所述第二介质层40表面形成第二多晶硅层60，如图3所示。
[0007]其中，所述第一多晶硅层30被刻蚀之后便成为浮栅，第二多晶硅层60成为控制栅。所述浮栅与半导体衬底10之间形成有第一介质层20，因此所述浮栅与半导体衬底之间便构成第一电容C1 ;所述浮栅与控制栅之间有第二介质层40，因此所述浮栅与控制栅之间便构成第二电容C2。在浮栅器件工作时，第一电容C1之间越快导通说明浮栅器件启动速度越快，第二电容C2能够存储越大的电荷说明浮栅器件能够存储数据越多。衡量浮栅器件性能的比例系数K=C2/ (CJC2), K值越大，说明浮栅器件的耦合度越高，也就意味着更低的启动电压和更少的电压消耗。
[0008]因此，如何提高浮栅器件的性能，增加浮栅器件的存储能力便成为本领域技术人员需要解决的技术问题。
【发明内容】
[0009]本发明的目的在于提供一种浮栅器件结构及其形成方法能够形成高耦合度的浮栅器件，增加浮栅器件的存储能力。
[0010]为了实现上述目的，本发明提出一种浮栅器件的形成方法，所述方法包括步骤:
[0011]提供半导体衬底，所述半导体衬底设有浅沟槽隔离结构，在所述浅沟槽隔离结构之间依次形成有第一介质层以及第一多晶硅层，所述浅沟槽隔离结构高于所述第一多晶硅层预定高度；
[0012]使用与水平线呈预定夹角的离子对所述第一多晶硅层进行离子注入处理，在所述第一多晶硅层两端的区域形成非晶区；
[0013]刻蚀去除所述非晶区，暴露出所述第一多晶硅层，所述第一多晶硅层中间凸起两端凹陷；
[0014]在所述第一多晶硅层表面依次形成第二介质层以及第二多晶硅层。
[0015]进一步的，在所述浮栅器件的形成方法中，所述浅沟槽隔离结构的形成步骤包括:
[0016]在所述半导体衬底上依次形成所述第一介质层、第一多晶硅层以及硬掩膜层；
[0017]依次刻蚀所述硬掩膜层、第一多晶硅层、第一介质层以及半导体衬底，形成浅沟槽隔离区域；
[0018]在所述浅沟槽隔离区域填充浅沟槽隔离结构；
[0019]化学机械平坦化所述浅沟槽隔离结构，暴露出所述硬掩膜层的表面；
[0020]去除所述硬掩膜层，暴露出所述第一多晶硅层。
[0021]进一步的，在所述浮栅器件的形成方法中，所述浅沟槽隔离结构的材质为二氧化硅。
[0022]进一步的，在所述浮栅器件的形成方法中，所述硬掩膜层为氮化硅。
[0023]进一步的，在所述浮栅器件的形成方法中，所述浅沟槽隔离结构高于所述第一多晶硅层预定高度的范围是10埃?3000埃。
[0024]进一步的，在所述浮栅器件的形成方法中，所述离子注入处理采用的离子是锗、氧或氮。
[0025]进一步的，在所述浮栅器件的形成方法中，所述预定夹角的范围是5°?50°。
[0026]进一步的，在所述浮栅器件的形成方法中，所述离子注入处理时间范围是30s?800so
[0027]进一步的，在所述浮栅器件的形成方法中，所述离子注入剂量范围是1.0E12?1.5E17。
[0028]进一步的，在所述浮栅器件的形成方法中，所述非晶区的材质为锗硅、氧化硅或氮化硅。
[0029]进一步的，在所述浮栅器件的形成方法中，所述第一介质层、第二介质层的材质均为二氧化硅。
[0030]进一步的，本发明还提出一种浮栅器件结构，采用如上文中任一种方法形成，所述浮栅器件结构包括:
[0031]半导体衬底、浅沟槽隔离结构、第一介质层、第一多晶硅层、第二介质层以及第二多晶硅层；其中，所述浅沟槽隔离结构设置于所述半导体衬底上，所述第一介质层以及第一多晶硅层设置在所述浅沟槽隔离结构之间，所述第一多晶硅层中间凸起两端凹陷，所述第二介质层与所述第二多晶硅层依次形成于所述第一多晶硅层上。
[0032]与现有技术相比，本发明的有益效果主要体现在:使用离子注入处理使所述第一多晶硅层两端的区域形成非晶区，接着去除非晶区，从而形成中间凸起两端凹陷的第一多晶硅层，增大了所述第一多晶硅层的表面积，接着在第一多晶硅层表面形成第二介质以及第二多晶硅层，使形成的第二多晶硅层的表面积也较大，从而可以增加第一多晶硅层-第二介质层-第二多晶硅层的电容量，提高浮栅器件的性能。
【专利附图】
【附图说明】
[0033]图1-图3为现有技术中浮栅器件形成的剖面示意图；
[0034]图4为本发明一实施例中浮栅器件形成方法的流程图；
[0035]图5-图10为本发明一实施例中浮栅器件形成方法的剖面示意图。
【具体实施方式】
[0036]以下结合附图和具体实施例对本发明提出的浮栅器件结构及其形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0037]请参考图4，在本实施例中，提出一种浮栅器件的形成方法，所述方法包括步骤:
[0038]SlOO:提供半导体衬底100，所述半导体衬底100设有浅沟槽隔离结构110，在所述浅沟槽隔离结构110之间依次形成有第一介质层200以及第一多晶硅层300，所述浅沟槽隔离结构110高于所述第一多晶硅层300预定高度H，图6所示；
[0039]在步骤SlOO中，所述浅沟槽隔离结构110的形成步骤包括:
[0040]在所述半导体衬底100上依次形成所述第一介质层200、第一多晶娃层300以及硬掩膜层400，其中，所述第一介质层200材质为二氧化硅；所述硬掩膜层400为氮化硅，作为刻蚀阻挡层；
[0041]依次刻蚀所述硬掩膜层400、第一多晶硅层300、第一介质层200以及半导体衬底100，形成浅沟槽隔离区域；
[0042]在所述浅沟槽隔离区域填充浅沟槽隔离结构110，其中所述浅沟槽隔离结构110的材质为二氧化硅；
[0043]化学机械平坦化所述浅沟槽隔离结构110，暴露出所述硬掩膜层400的表面，如图5所示；
[0044]去除所述硬掩膜层400，暴露出所述第一多晶硅层300 ;由于化学机械平坦化后，所述浅沟槽隔离结构110与所述硬掩膜层400处于同一水平面，当去除所述硬掩膜层400后，所述浅沟槽隔离结构110便高于暴露出的第一多晶硅层300预定高度H，如图6所示。
[0045]其中，所述浅沟槽隔离结构110高于第一多晶硅层300预定高度H的范围是10埃?3000埃，例如是100埃；所述浅沟槽隔离结构110高于第一多晶硅层300，因此在后续对所述第一多晶硅层300进行离子注入处理时，可以借着所述浅沟槽隔离结构110高出的部分挡住一部分离子，从而使所述第一多晶硅层300 —部分不会被注入离子。
[0046]S200:使用与水平线呈预定夹角α的离子束对所述第一多晶硅层300进行离子注入处理，在所述第一多晶硅层300两端的区域形成非晶区500，如图7和图8所示；
[0047]其中，所述离子注入处理采用的离子是锗(Ge)、氧(O)或氮(N);所述离子束的预定夹角α的范围是5°?50°，例如是20° ;所述离子注入处理时间范围是30s?800s，例如是400s ;所述离子注入剂量范围是1.0E12?1.5E17，例如是1.0E14 ;从而在所述非晶区与第一多晶硅层300进行反应分别形成锗硅、氧化硅或氮化硅。
[0048]S300:刻蚀去除所述非晶区500,暴露出所述第一多晶娃层300,所述第一多晶娃层300中间凸起两端凹陷，如图9所示；
[0049]由于所述非晶区500的材质与所述第一多晶硅层300的材质不同，因此可以依照不同的刻蚀选择比进行刻蚀去除所述非晶区500，使保留的第一多晶硅层300中间凸起两端凹陷，增加了所述第一多晶硅层300的表面积。
[0050]S400:在所述第一多晶硅层300表面依次形成第二介质层600以及第二多晶硅层700，如图10所示。
[0051]其中，所述第二介质层的材质为二氧化硅，用于隔离所述第一多晶硅层300与所述第二多晶硅层700。
[0052]在本实施例中，还提出一种浮栅器件结构，采用如上述方法形成，所述浮栅器件结构包括:
[0053]半导体衬底100、浅沟槽隔离结构110、第一介质层200、第一多晶硅层300、第二介质层600以及第二多晶硅层700 ;其中，所述浅沟槽隔离结构110设置于所述半导体衬底100上，所述第一介质层200以及第一多晶硅层300设置在所述浅沟槽隔离结构110之间，所述第一多晶硅层300中间凸起两端凹陷，所述第二介质层600与所述第二多晶硅层700依次形成于所述第一多晶娃层300上。
[0054]因此,所述第一多晶娃层300与所述半导体衬底100之间由所述第一介质层200隔离开，构成第一电容；所述第一多晶硅层300与所述第二多晶硅层700中间由所述第二介质层600隔离开,构成第二电容；由于所述第一多晶娃层300与第二多晶娃层700的表面积增大，能够提高所述第二电容的容量。
[0055]综上，在本发明实施例提供的浮栅器件结构及其形成方法中，使用离子注入处理使所述第一多晶硅层两端的区域形成非晶区，接着去除非晶区，从而形成中间凸起两端凹陷的第一多晶娃层，增大了所述第一多晶娃层的表面积，接着在第一多晶娃层表面形成第二介质以及第二多晶硅层，使形成的第二多晶硅层的表面积也较大，从而可以增加第一多晶硅层-第二介质层-第二多晶硅层的电容量，提高浮栅器件的性能。
[0056]上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属【技术领域】的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
【权利要求】
1.一种浮栅器件的形成方法，所述方法包括步骤: 提供半导体衬底，所述半导体衬底设有浅沟槽隔离结构，在所述浅沟槽隔离结构之间依次形成有第一介质层以及第一多晶娃层，所述浅沟槽隔离结构高于所述第一多晶娃层一预定高度； 使用与水平线呈预定夹角的离子对所述第一多晶硅层进行离子注入处理，在所述第一多晶硅层两端的区域形成非晶区； 刻蚀去除所述非晶区，暴露出所述第一多晶硅层，所述第一多晶硅层中间凸起两端凹陷； 在所述第一多晶硅层表面依次形成第二介质层以及第二多晶硅层。
2.如权利要求1所述的浮栅器件的形成方法，其特征在于，所述浅沟槽隔离结构的形成步骤包括: 在所述半导体衬底上依次形成所述第一介质层、第一多晶硅层以及硬掩膜层； 依次刻蚀所述硬掩膜层、第一多晶硅层、第一介质层以及半导体衬底，形成浅沟槽隔离区域； 在所述浅沟槽隔离区域填充浅沟槽隔离结构； 化学机械平坦化所述浅沟槽隔离结构，暴露出所述硬掩膜层的表面； 去除所述硬掩膜层，暴露出所述第一多晶硅层。
3.如权利要求2所述的浮栅器件的形成方法，其特征在于，所述浅沟槽隔离结构的材质为二氧化硅。
4.如权利要求2所述的浮栅器件的形成方法，其特征在于，所述硬掩膜层为氮化硅。
5.如权利要求1所述的浮栅器件的形成方法，其特征在于，所述浅沟槽隔离结构高于所述第一多晶硅层预定高度的范围是10埃?3000埃。
6.如权利要求1所述的浮栅器件的形成方法，其特征在于，所述离子注入处理采用的离子是锗、氧或氮。
7.如权利要求6所述的浮栅器件的形成方法，其特征在于，所述预定夹角的范围是5。?50°。
8.如权利要求7所述的浮栅器件的形成方法，其特征在于，所述离子注入处理时间范围是30s?800s。
9.如权利要求8所述的浮栅器件的形成方法，其特征在于，所述离子注入剂量范围是1.0E12 ?1.5E17。
10.如权利要求9所述的浮栅器件的形成方法，其特征在于，所述非晶区的材质为锗硅、氧化硅或氮化硅。
11.如权利要求1所述的浮栅器件的形成方法，其特征在于，所述第一介质层、第二介质层的材质均为二氧化硅。
12.一种浮栅器件结构，采用如权利要求1至11中任一种方法形成，所述浮栅器件结构包括: 半导体衬底、浅沟槽隔离结构、第一介质层、第一多晶硅层、第二介质层以及第二多晶硅层；其中，所述浅沟槽隔离结构设置于所述半导体衬底上，所述第一介质层以及第一多晶硅层设置在所述浅沟槽隔离结构之间，所述第一多晶硅层中间凸起两端凹陷，所述第二介 质层与所述第二多晶硅层依次形成于所述第一多晶硅层上。
【文档编号】H01L29/788GK104425625SQ201310365601
【公开日】2015年3月18日 申请日期:2013年8月20日 优先权日:2013年8月20日
【发明者】赵猛 申请人:中芯国际集成电路制造(上海)有限公司