一种超结器件的结终端结构及其制造方法
【专利摘要】本发明一种超结器件的结终端结构及其制造方法。超结器件的结终端结构通常采用多个与元胞区基本相同的多个P柱，对于结终端区域的有效电场分量从硅外延层体内的纵向电场逐渐过渡到表面的横向电场，因而传统的超结器件结终端结构不能很好地承受较高的击穿电压。本发明超结器件的结终端区设置数个间隔的P柱，每个P柱内通过设置不连续的二氧化硅隔离区将P柱分隔成多段P柱区。本发明超结器件的结终端结构能够更好地实现电势分布，减小了超结器件的结终端的面积，从而减小了超结器件的制作成本。
【专利说明】一种超结器件的结终端结构及其制造方法
【技术领域】
[0001]本发明属于半导体器件与工艺制造领域，具体涉及一种超结器件的结终端结构及其制造方法。
【背景技术】
[0002]超结VDMOS器件是一种发展迅速、应用广泛的新型功率半导体器件。它在普通垂直双扩散金属氧化物半导体(VDMOS)基础上，引入超结(Superjunction)结构，使之即具有VDMOS输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好、驱动电路简单，又克服了 VDMOS的导通电阻与击穿电压成2.5次方关系急剧增加的缺点。由于它的RDS(m)与BV13成比例，而普通器件的RDS(m)是与BV2 5成比例，它的RDS(m)比普通MOSFET低很多，因此超结器件在较高击穿电压场合的应用非常吸引人。
[0003]功率器件通常由位于芯片中央区域的元胞区以及作为元胞区与器件边缘过渡的结终端区所组成，对于结终端技术，任何一种结终端技术都是在耗尽层内引入附加电荷从而改变电场分布，使峰电场下降。对于平面PN结来说，如果在P型耗尽区的表面引入一个正电荷，那么该电荷所产生的电场与冶金结处的电场方向相反，故削弱了该电荷靠近冶金结处的电场，不过同时该电荷也增加了远离结面处的电场。
[0004]在超结器件承受耐压时，元胞区耐压层完全耗尽，通过P柱和N柱区的离子数目基本相等来保持电荷平衡，使得施主杂质与受主杂质电离的正负离子产生的横向电场相互抵消，而施主杂质产生的纵向电场为击穿电压积分时的有效电场，因而元胞区的击穿电压较易设计实现，但是功率器件可以承受的击穿电压不仅仅取决于元胞区的耐压结构，同样与结终端耐压结构的设计密切相关，即功率器件的耐压由元胞与结终端的耐压结构一起决定。
[0005]对于结终端区的耐压设计是超结功率器件的设计难点，由于功率器件的版图设计通常为矩形，在版图通常存在四个倒角，如果结终端结构的电势分布不均匀有可能使得在倒角部位结终端的电势集中现象出现，使得该处的电场强度超过硅的临界击穿电场，从而导致器件击穿电压显著降低。超结器件的结终端结构通常采用多个与元胞区基本相同的多个P柱，对于结终端区域的有效电场分量从硅外延层体内的纵向电场逐渐过渡到表面的横向电场，从而结终端靠近表面处的受主离子数目显得过剩，使得P柱的无法完全耗尽，在表面附近沿着P柱轴线形成一个近似锐角三角形的未耗尽区，使得该区域的电势分布较为剧烈，并且由内到外这种情况越来越严重，因而传统的超结器件结终端结构不能很好地承受较高的击穿电压。通过改变超结器件的P柱的宽度和间距可以从一定程度上优化结终端的电场分布，但是，在深槽刻蚀及外延填充工艺中P柱的宽度会被制作工艺的可靠性要求所限制。
【发明内容】
[0006]本发明所解决的技术问题是提供一种超结器件的结终端结构的制造方法及超结器件的结终端结构，应用此种方法制造的超结器件的结终端结构能够更好地实现电势分布，减小了超结器件的结终端的面积，从而减小了超结器件的制作成本。
[0007]为解决上述的技术问题，本发明采取的技术方案是:一种超结器件的结终端结构的制造方法，其特别之处在于:包括如下步骤:
步骤一、利用外延工艺，在N+衬底上外延一层3~10 μ m的N型外延层；
步骤二、利用P柱掩膜板掩膜进行硼离子注入形成一层交替的厚度为2~10 μ m的P型N型外延层；
步骤三、在P型N型外延层上淀积一层厚度为0.5^3 μ m的二氧化硅层，并利用P柱掩膜板掩膜对二氧化硅层进行刻蚀，在结终端区的P柱上方形成间隔的二氧化硅隔离区；步骤四、利用外延工艺，在N+衬底上外延一层3~10 μ m的N型外延层，并对硅基片进行平整化处理；
步骤五、重复步骤二、步骤三和步骤四5~10次，最后高温推结形成一层厚度为30~40 μ m的P型N型外延层。
[0008]由上述方法形成的一种超结器件的结终端结构，包括P体区、P+区、N+区、栅氧化层、多晶硅栅极、多晶硅场板、二氧化硅介质层、金属场板、以及截止环金属和源电极金属，所述超结器件的结终端区设置数个间隔的P柱，每个P柱内通过设置不连续的二氧化硅隔离区将P柱分隔成多段P柱区。
[0009]所述具有不连续二氧化硅隔离区的P柱的宽度小于普通P柱宽度。
[0010]所述二氧化硅隔离区的厚度为0.5~3μ m，其宽度与其所分割的P柱的宽度相同。
[0011]所述P型N型外延层的厚度`为30-40μπι。
[0012]与现有技术相比，本发明的有益效果:通过本方法在结终端区设置不连续的二氧化硅隔离区将P柱分隔成多段P柱区，此种结构可以有效地改善结终端器件的击穿电压特性，并且具有较短的结终端长度，使得器件的总体器件面积得到缩小，在相同的芯片面积上进一步减小了器件导通电阻。
【专利附图】
【附图说明】
[0013]图1是本发明的一种超结器件的结终端结构的剖面结构示意图；
图2(a)~图2(e)是本发明的制造流程示意图；
图3是采用本发明的一种超结器件的结终端结构仿真出的击穿时电势分布图。
[0014]图中，1.源电极金属；2.多晶娃栅极,3.金属场板,4.二氧化娃层,5.截止环金属，6.P+区，7.N+区，8.栅氧化层，9.P体区，10.P柱，11.N型外延层，12.N+衬底，13.多晶硅场板，14.二氧化硅隔离区。
【具体实施方式】
[0015]下面结合附图和【具体实施方式】对本发明进行详细说明。
[0016]一种超结器件的结终端结构的制造方法，包括如下步骤:
步骤一、利用外延工艺，在N+衬底12上外延一层3~IOym的N型外延层11 ；
步骤二、参见图2 (a)，利用P柱掩膜板掩膜进行硼离子注入形成一层交替的厚度为2~ΙΟμπι的P型N型外延层；步骤三、参见图2 (b)，在P型N型外延层上淀积一层厚度为0.5^3 μ m的二氧化硅层4，并利用P柱掩膜板掩膜对二氧化硅层进行刻蚀，在结终端区的P柱上方形成间隔的二氧化硅隔离区14，参见图2 (c)；
步骤四、参见图2(d)，利用外延工艺，在N+衬底12上外延一层3~IOym的N型外延层11，并对硅基片进行平整化处理； 步骤五、参见图2(e)，重复步骤二、步骤三和步骤四5~10次，最后进行P体区9高温推结等常规的VDMOS工艺形成一层厚度为30-40 μ m的P型N型外延层，最终形成如图1所示的超结器件的P体区9、P+区6、N+区7、栅氧化层8、多晶硅栅极2、多晶硅场板13、二氧化娃层4、金属场板3、以及截止环金属5和源电极金属I的结终端结构。[0017]参见图1，由上述方法形成的一种超级器件的结终端结构，包括P体区9、P+区6、N+区7、栅氧化层8、多晶硅栅极2、多晶硅场板13、二氧化硅层4、金属场板3、以及截止环金属5和源电极金属1，所述结终端区设置数个间隔的P柱10，每个P柱10内通过设置不连续的二氧化硅隔离区14将P柱10分隔成多段P柱区；具有不连续二氧化硅隔离区14的P柱的宽度小于普通P柱宽度；所述二氧化硅隔离区14的厚度为0.5^3 μ m,其宽度与其所分割的P柱的宽度相同；所述P型N型外延层的厚度为30-40μπι。[0018]本发明的结终端结构形成了一种具有二氧化硅隔离区的不连续的P柱结构，即结终端区的P柱不再与元胞区的P柱结构相同，而每个P柱通过二氧化硅隔离区的阻隔形成许多段P柱分区。[0019]如图3所示为临界击穿时结终端结构的电势分布仿真结果，连续P柱的柱心的杂质较同一深度的P柱外侧的杂质难耗尽，使得电势在连续P柱的柱结附近形成较陡的分布，而不连续P柱由于柱心的未耗尽区较小，因而电势分布较平缓。[0020]实施例:
用具有多次外延多次注入工艺的超结结构的结终端结构来说明，但本发明不局限于多次外延多次注入工艺的超结器件结终端结构。[0021]步骤一:衬底材料准备，采用厚度为IOym的〈100〉晶向电阻率为0.001 Q--cm的N+娃基片单晶衬底；
步骤二:在N+衬底上表面外延生长5 μ m的N型外延层，N型外延层的典型掺杂浓度为IX 1015cm_3，然后使用P柱掩膜板掩膜，采用2MeV的高能硼离子注入剂量1.5X 1012cm_2，采用600KeV注入硼离子剂量1.5 X 1012cm_2--，形成一层如图2 (a)所示具有交替的P型N型外延层结构；
步骤三:在硅片上淀积2μπι厚的二氧化硅层，形成如图2(b)所示表面覆盖二氧化硅层的结构；
步骤四:采用P柱掩膜板对二氧化硅进行刻蚀形成P柱隔离区，形成如图2(c)所示在结终端区的P柱上方形成间断的二氧化硅隔离区；
步骤五:分别重复步骤二和步骤三各五次，最后单独重复两次步骤二，形成40 μ m厚的具有P柱隔离区的交替的P型N型外延层；
步骤六:采用120KeV的能量注入剂量为5.2 X IO13CnT2硼离子，并在1000°C的高温下推结120分钟形成元胞区及主结处的P阱；干氧生长IOOnm厚的栅氧化层，之后淀积400nm厚的多晶硅，并刻蚀多晶硅形成多晶硅栅电极与多晶硅场板结构；高浓度的砷离子注入，形成N+源区和N+截止环，典型掺杂浓度约为102°cm_3 ;高浓度的硼离子注入，形成P+区，典型掺杂浓度约为5 X IO19CnT3 ;淀积3 μ m厚的BPSG层，在950°C氮气氛围下回流30分钟，并刻蚀接触孔；在整个器件的上表面淀积一层金属，并反刻金属形成源金属电极、栅电极及截止环金属，钝化，背面金属化形成漏电极。
【权利要求】
1.一种超结器件的结终端结构的制造方法，其特征在于:包括如下步骤: 步骤一、利用外延工艺，在N+衬底上外延一层3~10 μ m的N型外延层(11); 步骤二、利用P柱掩膜板掩膜进行硼离子注入形成一层交替的厚度为2~10 μ m的P型N型外延层； 步骤三、在P型N型外延层上淀积一层厚度为0.5^3 μ m的二氧化硅层(4)，并利用P柱掩膜板掩膜对二氧化硅层(4)进行刻蚀，在结终端区的P柱上方形成间隔的二氧化硅隔离区(14)； 步骤四、利用外延工艺，在N+衬底(12)上外延一层3~10 μ m的N型外延层(11)，并对硅基片进行平整化处理； 步骤五、重复步骤二、步骤三和步骤四5~10次，最后高温推结形成一层厚度为30~40 μ m的P型N型外延层。
2.由上述方法形成的一种超结器件的结终端结构，包括P体区(9)、P+区(6)、N+区(7)、栅氧化层(8)、多晶硅栅极(2)、多晶硅场板(13)、二氧化硅层(4)、金属场板(3)、以及截止环金属(5)和源电极金属(1)，其特征在于:所述超结器件的结终端区设置数个间隔的P柱(10)，每个P柱(10)内通过设置不连续的二氧化硅隔离区(14)将P柱(10)分隔成多段P柱区。
3.根据权利要求2所述的一种超级器件的结终端结构，其特征在于:所述具有不连续二氧化硅隔离区(14)的P柱的宽度小于普通P柱宽度。
4.根据权利要求2或3所述`的一种超级器件的结终端结构，其特征在于:所述二氧化硅隔离区(14)的厚度为0.5^3 μ m,其宽度与其所分割的P柱(10)的宽度相同。
5.根据权利要求2所述的一种超级器件的结终端结构，其特征在于:所述P型N型外延层的厚度为30-40μπι。
【文档编号】H01L29/78GK103560148SQ201310489678
【公开日】2014年2月5日 申请日期:2013年10月18日 优先权日:2013年10月18日
【发明者】姜贯军, 陈桥梁, 陈仕全, 马治军, 张园园, 杜忠鹏 申请人:西安龙腾新能源科技发展有限公司