一种晶体管、像素单元、阵列基板和显示装置制造方法
【专利摘要】本发明公开了一种薄膜晶体管，包括：栅电极、栅绝缘层、有源层和源漏极层，另外还包括：修正电极层，设置在所述栅电极的底部。通过在栅电极的底部形成栅电极金属层之前预先沉积一层修正电极，增加修正电极层这样一层垫片结构，能够保证光刻胶涂覆之后未曝光之前，光刻胶的表面是一个平面，使得曝光显影之后非薄膜晶体管沟道弯曲处光刻胶的厚度与薄膜晶体管沟道弯曲处光刻胶的厚度的差值减小了透明电极的厚度，缩小两者的厚度差异，避免薄膜晶体管沟道弯曲处光刻胶偏薄的现象，保证沟道内所有光刻胶厚度的均匀性，降低薄膜晶体管沟道弯曲处开路发生的概率。同时还提供了基于上述薄膜晶体管的像素单元和阵列基板，及基于该阵列基板的显示装置。
【专利说明】—种晶体管、像素单元、阵列基板和显示装置【技术领域】
[0001]本发明涉及显示面板制造领域，尤其涉及一种晶体管、像素单元、阵列基板和显示装置。
【背景技术】
[0002]目前随着应用需求的不断提高，越来越多的领域中使用大尺寸TFT-1XD(ThinFilm Transistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)实现显示,在玻璃基板衬底上制作出TFT，之后再基于上述TFT制作出各层图形，最后得到TFT基板，在TFT基板上TFT主要实现开关作用，液晶显示器上的每一液晶象素点都是由薄膜晶体管TFT来驱动和控制。TFT加工工艺的好坏很关键，因为加工工艺会影响其性能，而TFT性能又会进一步对整个显示器的显示效果产生重要影响。
[0003]在玻璃基板上形成各层图形之后，涂覆光刻胶，之后进行曝光、显影，再通过湿法刻蚀等刻蚀方法去掉暴露的掺杂半导体层，露出半导体层，形成TFT沟道，但是现有的加工工艺会导致TFT沟道弯曲处的光刻胶厚度偏薄，导致该TFT沟道经过曝光显影后在TFT沟道弯曲处发生开路。由于在TFT沟道弯曲处发生开路，会改变TFT的宽长比，从而影响TFT的性能。
【发明内容】
[0004](一)要解决的技术问题
[0005]针对上述缺陷，本发明要解决的技术问题是如何保证光刻胶厚度的均匀性，避免TFT沟道弯曲处光刻胶偏薄的现象，减小TFT沟道弯曲处开路的发生。
[0006](二)技术方案
[0007]为解决上述问题，本发明提供了一种薄膜晶体管，包括:栅电极、栅绝缘层、有源层和源漏极层，还包括:修正电极层，设置在所述栅电极的底部。
[0008]进一步地，所述修正电极层设置在非晶体管沟道弯曲处栅电极的底部。
[0009]进一步地，所述晶体管沟道弯曲处包括栅电极、栅绝缘层、有源层和源漏极层，所述栅电极的底部不具有所述修正电极层。
[0010]进一步地，所述修正电极层可用前层金属或非金属膜替换。
[0011]进一步地，所述修正电极层的图形为矩形或者不规则形状。
[0012]为解决上述问题，本发明还提供了一种像素单元，包括像素区域的薄膜晶体管、栅线、数据线和像素电极，其中的薄膜晶体管为以上所述的薄膜晶体管。
[0013]为解决上述问题，本发明还提供了一种阵列基板，包括基板、薄膜晶体管和钝化层，其中的薄膜晶体管为以上所述的薄膜晶体管。
[0014]为解决上述问题，本发明还提供了一种显示装置，包括阵列基板，其中的阵列基板为以上所述的阵列基板。
[0015](三)有益效果[0016]本发明提供了一种薄膜晶体管，除了包括栅电极、栅绝缘层、有源层和源漏极层之夕卜，还包括:修正电极层，设置在所述栅电极的底部。通过在栅电极的底部形成栅电极金属层之前预先沉积一层修正电极层，还可以是前层金属或者非金属膜等其它膜层，增加这样一层垫片结构，能够保证光刻胶涂覆之后未曝光之前，光刻胶的表面是一个平面，使得曝光显影之后非薄膜晶体管沟道弯曲处光刻胶的厚度与薄膜晶体管沟道弯曲处光刻胶的厚度的差值减小了透明电极的厚度，缩小两者的厚度差异，避免薄膜晶体管沟道弯曲处光刻胶偏薄的现象，保证沟道内所有光刻胶厚度的均匀性，降低薄膜晶体管沟道弯曲处开路发生的概率。进一步还能增加薄膜晶体管的工作电流Im、反向截止电流Itjff等电学均匀性，这是现有的薄膜晶体管结构所无法实现的。同时本发明还提供了一种基于上述薄膜晶体管的像素单元和阵列基板，以及基于该阵列基板的显示装置。
【专利附图】
【附图说明】
[0017]图1为现有技术中薄膜晶体管的组成示意图；
[0018]图2为对现有技术中薄膜晶体管的栅线沿着截面A-A剖开得到的示意图；
[0019]图3为本发明实施例中提供的一种薄膜晶体管的组成示意图；
[0020]图4为对本发明实施例中提供的薄膜晶体管的栅线沿着截面B-B剖开得到的示意图；
[0021]图5为对本发明实施例中提供的薄膜晶体管的栅线沿着截面C-C剖开得到的示意图；
[0022]图6为本发明实施例中提供的增加不规则形状的修正电极层的组成示意图；
[0023]图7为本发明实施例中在TFT沟道弯曲处设置ITO图形的示意图；
[0024]图8为对图7沿着C-C和B-B方向剖开得到的示意图；
[0025]图9为本发明实施例中在ITO层上分别形成栅电极、栅绝缘层、有源层、掺杂半导体层和源漏电极层后得到的示意图；
[0026]图10为对图9沿着C-C和B-B方向剖开得到的示意图。
【具体实施方式】
[0027]下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0028]目前在TFT加工制作过程中，在基板衬底上沉积得到栅极金属薄膜，通过曝光和刻蚀得到栅电极和栅线。栅极金属薄膜一般是多层金属薄膜组成，用特定的掩膜板进行曝光工艺和刻蚀工艺，在基板上形成栅电极和栅线图案，栅线沿着水平方向形成于像素区域中。
[0029]采用相同的制作工艺在栅电极上依次形成栅绝缘层、有源层和源漏电极层，涂覆光刻胶之后，在完全曝光区域分别刻蚀掉源漏金属层、半导体层，形成源漏电极、数据线和半导体层图形。在部分曝光区域通过刻蚀露出半导体层，形成TFT沟道，最后数据线沿着竖直方向形成于像素区域中。薄膜晶体管的源漏电极层中的源电极成倒U型，开口的下方是栅电极，U型结构的一端与竖直的数据线连接，漏电极的一端设置在源电极的U型开口内，如图1所示，其中10表示数据线，20表示栅线。[0030]对图1中的栅线沿着截面A-A剖开之后得到的基板01、栅电极02、栅绝缘层03、有源层04以及源漏电极层05的示意图如图2所示。其中的栅绝缘层03的材料为氮化硅、氧化硅或氮氧化硅，有源层04也称半导体有源层，材料为非晶硅，源漏电极层05也是金属。另外为了减少有源层04和材质为金属的源漏电极层05之间存在接触电阻，一般在有源层04和源漏电极层05之间还设置有掺杂半导体层06，如图2所示。
[0031]但是对于薄膜晶体管沟道弯曲处(如图1中点I)光刻胶经过曝光显影之后，剩余的光刻胶厚度与非薄膜晶体管沟道弯曲处(如图1中点2和3)剩余的光刻胶厚度相比是偏薄，从而导致在薄膜晶体管沟道弯曲处发生开路。
[0032]基于上述，本发明实施例提供了一种薄膜晶体管，包括:栅电极、栅绝缘层、有源层和源漏极层，另外还包括:修正电极层，设置在栅电极的底部。
[0033]通过在栅电极的底部增加修正电极层这样一层垫片结构，能够保证光刻胶涂覆之后未曝光之前，光刻胶的表面是一个平面，使得曝光显影之后非薄膜晶体管沟道弯曲处光刻胶的厚度与薄膜晶体管沟道弯曲处光刻胶的厚度的差值减小了透明电极的厚度，缩小两者的厚度差异，避免薄膜晶体管沟道弯曲处光刻胶偏薄的现象，降低薄膜晶体管沟道弯曲处开路发生的概率。
[0034]优选地，本实施例中的修正电极层设置在非晶体管沟道弯曲处栅电极的底部。具体的，设置在图1中的点2和点3的位置，如图3所示，图3中的30表示增加的修正电极层。对图3沿着截面B-B剖开得到的示意图如图4所示，图4中的00表示增加的修正电极层，即ITO层，光刻胶用07表示。
[0035]优选地，本实施例中的晶体管沟道弯曲处包括栅电极、栅绝缘层、有源层和源漏极层，栅电极的底部不具有修正电极层。具体的，如图3中的点I的位置不具有修正电极这样的垫片结构。对图3沿着截面C-C剖开得到的示意图如图5所示。通过对比图4中和图5可知，经过曝光显影后，图4的点2和点3处的光刻胶厚度大于和图5中的点I的光刻胶厚度，因此可以避免沟道弯曲处的光刻胶厚度过薄而导致发生开路的现象。
[0036]优选地，本实施例中在栅电极底部增加的点结构不仅仅限定为修正电极层，可用前层金属或非金属膜替换上面所述的修正电极，还可以用所有可适用于前层沉积以便增加薄膜晶体管底部薄膜厚度的薄膜。
[0037]优选地，本实施例中的修正电极层的图形为矩形或者不规则形状。上述图3中的图形为矩形，但是并不局限为矩形，还可以是不规则形状，如图6所示，只要能够增加薄膜晶体管底部的薄膜厚度即可。
[0038]本实施例中基于TFT-1XD的FFS模式工艺，以透明电极层(ITO)作为增加的垫片结构为例，具体的工艺加工流程如下:
[0039]首先，在TFT图形中TFT沟道弯曲处的沟道对应位置增加ITO层的图形，如图7所示，其中ITO图形设置在B-B位置，在C-C位置无ITO图形。对图7分别沿着C-C和B-B方向剖开得到的示意图如图8所示，其中沿C-C方向剖开的位置只有基板01，而在B-B方向剖开的位置处除了基板01还包括ITO层00。
[0040]之后，进行栅电极层的金属的涂覆和刻蚀，形成栅电极02，重复刻蚀和刻蚀的步骤完成其它各层图形，如图9所示。再对图9沿着分别沿着C-C和B-B方向剖开得到的示意图如图10所示，其中沿C-C方向剖开的位置包括:基板01、栅电极02、栅绝缘层03、有源层04、掺杂半导体层06和源漏电极层05，而在B-B方向剖开的位置包括:基板01、ITO层00、栅电极02、栅绝缘层03、有源层04、掺杂半导体层06和源漏电极层05。
[0041]最后，涂覆光刻胶以及进行曝光显影工艺，得到如图3所示的结构。对图3沿着截面B-B和C-C剖开得到的示意图如图4和图5所示。
[0042]需要说明的是，上述加工工艺不仅适用于FFS模式，还适用于类似的源漏电极层镀膜前含有ITO和栅电极层镀膜工艺。
[0043]还需要说明的是，本实施例中是以透明电极层ITO为例进行说明的，但是并不一定是透明的，只要是有源层或源漏极层之前的层都可以。
[0044]通过本实施例提供的上述薄膜晶体管，通过在栅电极的底部形成栅电极金属层之前预先沉积一层修正电极层，还可以是前层金属或者非金属膜等其它膜层，增加这样一层垫片结构，能够保证光刻胶涂覆之后未曝光之前，光刻胶的表面是一个平面，使得曝光显影之后非薄膜晶体管沟道弯曲处光刻胶的厚度与薄膜晶体管沟道弯曲处光刻胶的厚度的差值减小了透明电极的厚度，缩小两者的厚度差异，避免薄膜晶体管沟道弯曲处光刻胶偏薄的现象，保证沟道内所有光刻胶厚度的均匀性，降低薄膜晶体管沟道弯曲处开路发生的概率。进一步还能增加薄膜晶体管的开态电流Im、关态电流Itjff等电学均匀性，这是现有的薄膜晶体管结构所无法实现的。
[0045]应用上述薄膜晶体管，能够提高产品的工序能力指数，减小偏差，降低曝光工艺耗时，增大产能。
[0046]基于上述薄膜晶体管，本实施还提供了一种像素单元，包括像素区域的薄膜晶体管、栅线、数据线和像素电极，所述薄膜晶体管为以上所述的薄膜晶体管。
[0047]基于上述薄膜晶体管，本实施还提供了一种阵列基板，包括基板、薄膜晶体管和钝化层，所述薄膜晶体管为以上所述的薄膜晶体管。
[0048]基于上述薄膜晶体管，本实施还提供了一种显示装置，包括阵列基板，所述阵列基板为以上所述的阵列基板。
[0049]以上实施方式仅用于说明本发明，而并非对本发明的限制，有关【技术领域】的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
【权利要求】
1.一种薄膜晶体管，包括:栅电极、栅绝缘层、有源层和源漏极层，其特征在于，还包括:修正电极层，设置在所述栅电极的底部。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述修正电极层设置在非晶体管沟道弯曲处栅电极的底部。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述晶体管沟道弯曲处包括栅电极、栅绝缘层、有源层和源漏极层，所述栅电极的底部不具有所述修正电极层。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述修正电极层可用前层金属或非金属膜替换。
5.如权利要求1所述的薄膜晶体管，其特征在于，所述修正电极层的图形为矩形或者不规则形状。
6.一种像素单元，包括像素区域的薄膜晶体管、栅线、数据线和像素电极，其特征在于，所述薄膜晶体管为权利要求1-5所述的薄膜晶体管。
7.一种阵列基板，包括基板、薄膜晶体管和钝化层，其特征在于，所述薄膜晶体管为权利要求1-5所述的薄膜晶体管。
8.—种显示装置，包括阵列基板，其特征在于，所述阵列基板为权利要求7所述的阵列基板。
【文档编号】H01L29/786GK103545379SQ201310547551
【公开日】2014年1月29日 申请日期:2013年11月6日 优先权日:2013年11月6日
【发明者】张治超, 孙亮, 郭总杰, 刘正 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司